| 主权项 |
1.一种用以接续多数滙流排之滙流排控制装置,系由下列各构成要件所构成:连接在中央运算处理装置之主滙流排,连接有周边装置之副滙流排,记忆上述周边装置之时限(Timing)之记忆装置,以及,记忆在上述记忆装置之上述周边装置之动作时限可改写,并依据该动作时限控制上述中央运算处理装置与上述周边装置间之撷取时限之控制部。2.如申请专利范围第1项所述之滙流排控制装置,其中,上述记忆装置内记忆有周边之至少保持时间或恢复时间。3.如申请专利范围第2项所述之滙流排控制装置,其中,上述主滙流排之滙流排宽度较上述副滙流排之宽度为宽。4.如申请专利范围第3项所述之滙流排控制装置,其中,上述主滙流排之滙流排宽度为上述副滙流排之整数倍。5.一种用以接续多数滙流排之滙流排控制装置,系由下列各构成要件所构成:连接有中央运算处理装置之主滙流排,连接有周边装置之副滙流排,记忆上述周边装置之滙流排宽度与位址形式之记忆装置,将上述中央运算处理装置或周边装置输出之资料加以锁定之资料闩锁装置,将上述中央运算处理装置向上述周边装置输出之位址加以锁定之位址闩锁装置,以及,依据记忆在上述记忆装置之上述周边装置之滙流排宽度,控制锁定在上述资料闩锁装置之资料之封装,拆封,同时依据记忆在上述记忆装置之上述周边装置之位址形式,控制锁定在上述位址闩锁装置之位址之控制装置。6.如申请专利范围第5项所述之滙流排控制装置,其中,记忆在上述记忆装置之周边装置之滙流排宽度与位址形式可改写。7.如申请专利范围第6项所述之滙流排控制装置,其中,上述记忆装置记忆有周边之至少保持时间或恢复时间。8.如申请专利范围第7项所述之滙流排控制装置,其中,上述主滙流排之滙流排宽度较上述副滙流排之滙流排宽度为宽。9.如申请专利范围第8项所述之滙流排控制装置,其中,上述主滙流排之滙流排宽度为上述副滙流排之滙流排宽度之整数倍。图式简单说明:第1图系表示应用本创作之滙流排控制装置之电脑之一实施例之架构之方块图。第2图系第1图所示实施例之闸路(Gate Way)4之更详细之方块图。第3图系表示时限表之图。第4图系表示滙流排宽度表之图。第5图系说明从装置7向CPU1读出资料时之动作之时限图。第6图系说明从CPU1向装置8写入资料时之动作之时限图。第7图系说明从ROM5对CPU1,进行资料之读出时之动作之时限图。第8图系说明从CPU1向装置7进行资料之写入时之动作之时限图。第9图系说明闸路4之动作之流程图。第10图系说明第9图所示流程图之步骤S13之资料之读取处理之更详细之流程图。第11图系说明第10图所示流程图之步骤S21之恢复处理之更详细之流程图。第12图系说明第10图所示流程图之步骤S29之下一位址之输出处理之更详细情形之流程图。第13图系说明第9图所示流程图之步骤S12之资料之写入处理之更详细情形之流程图。第14图系说明第13图所示流程图之步骤S60之下一位址,资料之输出处理之更详细情形之流程图。 |
