发明名称 Verfahren zur Auslegung einer Halbleitervorrichtung und Halbleitervorrichtung
摘要 Es wird ein Verfahren zur Auslegung einer Halbleitervorrichtung angegeben, bei der Energieversorgungsspannungen individuell angelegt werden können und ein Taktzittern (Takt-Jitter) zur Vermeidung einer Verringerung der Logikoperationsrate unterdrückt wird. Insbesondere sind Energieversorgungsleitungen (WL1), die mit Energieversorgungskontaktwalzen (BP1, BP2) elektrisch verbunden sind, parallel zu der seitlichen Anordnung der Energieversorgungskontaktwarzen (BP1, BP2) angeordnet, und Energieversorgungsleitungen (WL2) der unteren Schicht, die elektrisch mit den Energieversorgungsleitungen (WL1) verbunden sind, sind parallel zueinander derart angeordnet, dass sie, wenn von oben betrachtet, orthogonal zu den Energieversorgungsleitungen (WL1) verlaufen. Energieversorgungsspannungen (V1, V2) werden den zwei Energieversorgungsleitungen (WL1) zugeordnet, die die nächsten Nachbarn von einer Anordnung der Energieversorgungskontaktwarzen (BP1) sind, und Energieversorgungsspannungen (G1, G2) sind zwei Energieversorgungsleitungen (WL1) zugeordnet, die die nächsten Nachbarn von einer Anordnung der Energieversorgungskontaktwarzen (BP2) sind. Die Energieversorgungsleitungen sind parallel zueinander derart angeordnet, dass sie, wenn von oben betrachtet, orthogonal zu den Energieversorgungsleitungen (WL1) verlaufen.
申请公布号 DE10247536(A1) 申请公布日期 2003.05.28
申请号 DE2002147536 申请日期 2002.10.11
申请人 MITSUBISHI DENKI K.K., TOKIO/TOKYO 发明人 WACHI, YUJI
分类号 H01L21/82;G06F17/50;H01L23/528;(IPC1-7):H01L21/70 主分类号 H01L21/82
代理机构 代理人
主权项
地址