| 摘要 |
Es ist ein Halbleiterplättchen (1) angegeben, welches für Wafer-Level-Packaging geeignet ist und eine Vielzahl von bezüglich einer Hauptseite (2) des Halbleiterplättchens erhabenen Kontaktelementen (6, 7) umfaßt, von denen einige lediglich für Testzwecke auf Scheibenebene benötigt werden, jedoch anschließend nicht von außen zugänglich sein sollen. Hierfür weist das Halbleiterplättchen (1) gemäß vorliegendem Prinzip eine isolierende Schicht auf, welche die für Testzwecke vorgesehenen erhabenen Kontaktelemente (7) bedeckt, die übrigen Kontaktelemente (6) jedoch freiläßt. Hierdurch ist mit einfachen Mitteln, beispielsweise durch Einfügen lediglich eines zusätzlichen Fertigungsschrittes, ein unbeabsichtigtes Aktivieren von Testfunktionen auf dem Chip wirksam verhindert.
|
