发明名称 | 半导体集成电路器件及其制造方法 | ||
摘要 | 得到了一种半导体集成电路器件和一种半导体集成电路器件的制造方法,这种半导体集成电路器件具有SOI结构,它可以防止晶体管击穿电压的退化而不损害集成。掩埋氧化膜不制作在P型硅的整个面上,而是在栅电极下方的区域中有一个窗口。窗口被填充以形成渗透P层。因此,SOI层经由渗透P层电连接于P型硅层。栅电极的平面位置和形状与渗透P层的一致。 | ||
申请公布号 | CN1110099C | 申请公布日期 | 2003.05.28 |
申请号 | CN96121726.X | 申请日期 | 1996.11.20 |
申请人 | 三菱电机株式会社 | 发明人 | 森中浩之;上田公大;益子耕一郎 |
分类号 | H01L27/04;H01L21/70 | 主分类号 | H01L27/04 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王以平 |
主权项 | 1.一种半导体集成电路器件,它包含:衬底;制作在上述衬底上的绝缘层;制作在上述绝缘层上的第一导电类型的半导体层;选择性制作在上述衬导体层表面上的第二导电类型的第一和第二半导体区;制作在上述第一和第二半导体区之间的上述半导体层上的栅隔离膜;以及制作在上述栅隔离膜上的栅电极;其中位于上述栅电极下方的上述半导体层的表面被定义为沟道区,并由上述栅电极、上述栅隔离膜、上述第一和第二半导体区以及上述沟道区组成第二导电类型的晶体管;且其中上述的绝缘层包括一个其厚度使载流子靠隧道效应在上述半导体层和上述衬底之间的至少一部分运动的薄膜隔离区。 | ||
地址 | 日本东京都 |