| 主权项 |
1.一种半导体装置,其包含有:具有相互导电型不同的2个双载子电晶体且该2个双载子电晶体其中一方电晶体的基极连接于另一方电晶体的集极,而上述其中一方的电晶体的集极连接于上述另一方电晶体的基极的半导体控制整流器;以及反并联连接于上述其中一方电晶体的集极和射极的二极体。2.如申请专利范围第1项之半导体装置,其中还装设有2个电阻元件,并且上述2个双载子电晶体的各个基极和射极通过上述2个电阻元件其中之一相连接。3.如申请专利范围第2项之半导体装置,其中上述2个双载子电晶体、上述2个电阻元件以及上述二极体,形成于SOI基板的SOI层上。4.如申请专利范围第3项之半导体装置,其中在上述SOI层的主面选择性地形成局部分离层、上述2个电阻元件形成于上述局部分离层和埋入绝缘膜之间的上述SOI层部位。5.如申请专利范围第4项之半导体装置,其中还具有在上述局部分离层和上述埋入绝缘膜之间的上述SOI层的另外部位形成的另外2个电阻元件;上述其中一方电晶体的集极和上述2个电阻元件其中之连接区与上述另外一方电晶体的基极之间,以及上述另外一方电晶体的集极和上述2个电阻元件中另外一个电阻元件的连接区与上述其中一方电晶体的基极之间,分别插入上述另外的2个电阻元件中其中一方电阻元件和另外一方电阻元件。6.如申请专利范围第5项之半导体装置,其中上述SOI层的上述另外部位的掺杂物浓度比上述SOI层的上述部位的掺杂物浓度高,由此,上述另外2个电阻元件的电阻可以设定得比上述2个电阻元件低。7.如申请专利范围第1至6项中任一项之半导体装置,其中上述2个双载子电晶体的各个电晶体以MOSFET的源极和汲极的其中一方和另一方,分别作为射极和集极、并以主体为基极。8.如申请专利范围第7项之半导体装置,其中上述2个MOSFET的各个闸极连接于源极。9.如申请专利范围第8项之半导体装置,其中上述2个MOSFET的各个电晶体具有跨越闸极和源极表面而形成的连接于该闸极和源极的金属半导体化合物膜。10.如申请专利范围第9项之半导体装置,其中于上述2个MOSFET的各个电晶体,上述金属半导体化合物膜跨越上述主体表面而形成,由此与上述闸极、上述源极以及上述主体连接。11.如申请专利范围第1至4项中任一项之半导体装置,其中上述2个双载子电晶体是以pnpn的次序相互连接的半导体层而等效形成。12.如申请专利范围第1至6项中任一项之半导体装置,其中上述二极体是BCG二极体即闸极和主体连接于源极和汲极其中一方的MOSFET。13.如申请专利范围第12项之半导体装置,其中上述BCG二极体具有跨越上述一侧表面和上述主体的上述闸极没被覆盖的表面的连接上述一侧表面和上述主体的金属半导体化合物膜。14.如申请专利范围第13项之半导体装置,其中具有上述BCG二极体的上述金属半导体化合物膜是跨越上述BCG二极体的上述闸极表面而形成,因此也连接于该闸极。图式简单说明:图1为根据实施形态1的半导体装置的立体图。图2为沿着图1中半导体装置的X1-X2剖面线所作的剖面图。图3为沿着图1中半导体装置的Y1-Y2剖面线所作的剖面图。图4为图1半导体装置的电路图。图5为实施形态1的另外的半导体装置例的剖面图。图6为图5的半导体装置的电路图。图7为实施形态2的半导体装置的立体图。图8为图7的半导体装置的电路图。图9为实施形态2的另外的半导体装置例的部分立体图。图10为图9的半导体装置的电路图。图11为实施形态3的二极体的剖面图。图12为实施形态3的二极体另外例的剖面图。图13为图11的二极体实例1的制造方法的步骤图。图14为图11的二极体实例1的制造方法的步骤图。图15为图11的二极体实例1的制造方法的步骤图。图16为图11的二极体实例1的制造方法的步骤图。图17为图11的二极体实例1的制造方法的步骤图。图18为图11的二极体实例1的制造方法的步骤图。图19为图11的二极体实例1的制造方法的步骤图。图20为图11的二极体实例2的制造方法的步骤图。图21为图11的二极体实例2的制造方法的步骤图。图22为图11的二极体实例2的制造方法的步骤图。图23为图11的二极体实例3的制造方法的步骤图。图24为图11的二极体实例3的制造方法的步骤图。图25为实施形态3的双载子电晶体的剖面图。图26为实施形态4的半导体装置的立体图。图27为沿着图26中的半导体装置的D1-D2剖面线所作的剖面图。图28为沿着图26中的半导体装置的E1-E2剖面线所作的剖面图。图29是沿着图26中的半导体装置的F1-F2剖面线所作的剖面图。图30为图26的半导体装置的电路图。图31为实施形态5的半导体装置的立体图。图32为沿着图31中的半导体装置的G1-G2剖面线所作的剖面图。图33为沿着图31中的半导体装置的H1-H2剖面线所作的剖面图。图34为沿着图31中的半导体装置的I1-I2剖面线所作的剖面图。图35为沿着图31中的半导体装置的J1-J2剖面线所作的剖面图。图36为图31的半导体装置的电路图。图37为实施形态5的另外的半导体装置实例的立体图。图38为沿着图37中的半导体装置的K1-K2剖面线所作的剖面图。图39为实施形态5的又一个半导体装置实例的立体图。图40为沿着图37中的半导体装置的L1-L2剖面线所作的剖面图。图41为沿着图37中的半导体装置的M1-M2剖面线所作的剖面图。图42为传统的半导体装置的立体图。图43为图42的半导体装置的电路图。图44为图42的半导体装置的工作的说明图。图45为传统的另外的半导体装置的立体图。图46为沿着图45中的半导体装置的Z1-Z2剖面线所作的剖面图。图47为图45的半导体装置的电路图。 |
