| 主权项 |
1.一种可节省接脚数目之系统晶片,该系统晶片系可包括;复数个工作接脚,电连接于一外部储存装置一测试装置;其中,该系统晶片系可藉由该复数个工作接脚以对该外部储存装置进行读取或写入资料,且该部储存装置与该测试装置共用该复数个工作接脚;以及一晶片选择接脚,电连接于该测试装置,该晶片选择接脚系可输出一晶片选择信号;其中,该测试装置系可因应该晶片选择信号处于一第一状态时,藉由该复数个工作接脚,以供该系统晶片完成测试工作。2.如申请专利范围第1项所述之可节省接脚数目之系统晶片,其中该系统晶片系可为一嵌入式系统晶片(Embedded System Chip)、单晶片(Single Chip),抑或为一精简指令型晶片(RISC Chip)。3.如申请专利范围第1项所述之可节省接脚数目之系统晶片,其中该复数个工作接脚系可至少包括复数个定址接脚、复数个资料接脚与一读取或写入控制接脚。4.如申请专利范围第1项所述之可节省接脚数目之系统晶片,其中该外部储存装置系可为一唯读记忆体(ROM),抑或为一快闪式记忆体(Flash Memory)。5.如申请专利范围第1项所述之可节省接脚数目之系统晶片,其中该测试装置系可包括一可规划逻辑元件(PLD)以及一显示元件。6.如申请专利范围第5项所述之可节省接脚数目之系统晶片,其中该显示元件系可为复数个发光二极体(LED),抑或为一七段显示器。7.如申请专利范围第1项所述之可节省接脚数目之系统晶片,其中该第一状态系指可使该测试装置致能(enable)之电准位状态。8.如申请专利范围第7项所述之可节省接脚数目之系统晶片,其中该测试装置系可因应该晶片选择信号处于一第二状态时,停止共用该复数个工作接脚。9.如申请专利范围第8项所述之可节省接脚数目之系统晶片,其中该第二状态系指可使该测试装置禁能(disable)之电准位状态。10.如申请专利范围第1项所述之可节省接脚数目之系统晶片,其中该系统晶片更可包括另一晶片选择接脚,电连接于该外部备存装置,该另一晶片选择接脚系可输出另一晶片选择信号,以作为致能(enable)或禁能(disable)该外部储存装置之用。图式简单说明:第一图:其系为习知系统晶片与测试装置以及外部储存装置间之结构示意图。第二图:其系为本案之一较佳实施例之示例图。 |
