| 主权项 |
1.一种连接焊垫与静电放电保护电路之电路结构,用以连接该焊垫与设置于该基底之一静电放电保护电路,且该电路结构具有设计上之一预定厚度,该电路结构包括:复数层导体层,以不同高度平行设置于该焊垫与该基底之间;复数层第一栓塞,电性连接该焊垫与相邻该焊垫之该导体层,并电性连接每一相邻之该些导体层;一第一导线,电性连接于最靠近该基底之该导体层,并且该第一导线电性连接至该静电放电保护电路之一汲极,且该第一导线具有一厚度W1;复数条第二导线,该些第二导线以不同高度平行设置于该第一导线与该焊垫之间,其中每一该些第二导线各别电性连接至不同高度之该些导体层,且该些第二导线各具有一厚度W2至Wn;以及复数层第二栓塞,电性连接该第一导线与相邻该第一导线之该第二导线,并电性连接每一相邻之该些第二导线。2.如申请专利范围第1项所述之连接焊垫与静电放电保护电路之电路结构,其中包括设置一绝缘层,且将该电路结构包覆于该绝缘层之内。3.如申请专利范围第1项所述之连接焊垫与静电放电保护电路之电路结构,其中该第一导线与该静电放电保护元件藉由一接触窗电性连接。4.如申请专利范围第1项所述之连接焊垫与静电放电保护电路之电路结构,其中该些导体层、该第一导线与该些第二导线的材质包括铜金属。5.如申请专利范围第1项所述之连接焊垫与静电放电保护电路之电路结构,其中该些导体层、该第一导线与该些第二导线的材质包括扩散区电阻器。6.如申请专利范围第1项所述之连接焊垫与静电放电保护电路之电路结构,其中该些导体层、该第一导线与该些第二导线的材质包括多晶矽。7.如申请专利范围第1项所述之连接焊垫与静电放电保护电路之电路结构,其中该些第一栓塞与该些第二栓塞的材质包括铜金属。8.如申请专利范围第1项所述之连接焊垫与静电放电保护电路之电路结构,其中各该第一导线、该些第二导线包括选自使用不同的材质与使用相同的材质所组之族群其中之一。9.如申请专利范围第1项所述之连接焊垫与静电放电保护电路之电路结构,其中该预定厚度系为设计上所决定之能够承受电流的最小厚度,且于该些导体层厚度W1至Wn中,至少一个以上的该些导体层厚度总和系选自:a.等于该预定厚度;以及b.大于该预定厚度。10.一种连接焊垫与静电放电保护电路之电路结构,用以连接该焊垫与设置于该基底之一静电放电保护电路,且该电路结构具有设计上之一预定厚度,该电路结构包括:复数层导体层,以不同高度平行设置于该焊垫与该基底之间,且该些导体层各具有一厚度W1至Wn;复数层第一栓塞,电性连接该焊垫与相邻该焊垫之该导体层以及连接每一相邻之该些导体层;以及复数层第二栓塞,电性连接该静电放电保护电路与相邻该静电放电保护电路之该导体层以及电性连接每一相邻之该些导体层。11.如申请专利范围第10项所述之连接焊垫与静电放电保护电路之电路结构,其中包括设置一绝缘层,且将该电路结构包覆于该绝缘层之内。12.如申请专利范围第10项所述之连接焊垫与该静电放电保护电路之电路结构,其中该些导体层的材质包括铜金属。13.如申请专利范围第10项所述之连接焊垫与静电放电保护电路之电路结构,其中该些导体层的材质包括扩散区电阻器。14.如申请专利范围第10项所述之连接焊垫与静电放电保护电路之电路结构,其中该些导体层的材质包括多晶矽。15.如申请专利范围第10项所述之连接焊垫与静电放电保护电路之电路结构,其中该些第一栓塞与该些第二栓塞的材质包括铜金属。16.如申请专利范围第10项所述之连接焊垫与静电放电保护电路之电路结构,其中各该些导体层之材质包括选自使用不同的材质与使用相同的材质所组之族群其中之一。17.如申请专利范围第10项所述之连接焊垫与静电放电保护电路之电路结构,其中该预定厚度系为设计上所决定之能够承受电流的最小厚度,且于该些导体层厚度W1至Wn中,至少一个以上的该些导体层厚度总和系选自:a.等于该预定厚度;以及b.大于该预定厚度。图式简单说明:第1图所绘示为习知之半导体元件的焊垫到静电放电保护电路间之电路连接的剖面图;第2图所绘示为习知之半导体元件的焊垫到静电放电保护电路间之电路连接的立体图;第3图所绘示为本发明较佳实施例之半导体元件的焊垫到静电放电保护电路间之电路连接的剖面图;以及第4图所绘示为本发明较佳实施例之半导体元件的焊垫到静电放电保护电路间之电路连接的立体图。 |
