排列码加密解密方法及其排列码加密解密器

摘要

一种排列码加密解密方法及其排列码加密解密器，排列码加密解密器由排列码加密器和排列码解密器构成。其中密钥处理器相同。排列码加密解密的方法是在密钥寄存器(Rs)的输入端输入密钥(Key)后，通过运算器(ALU)的运算，密钥(Key)与译码控制寄存器的输出构成排列码；在加密处理器中，其排列码控制译码器使(D₁₁′)、(D₁₂′)、…、(D_1n′)是(D₁₁)、(D₁₂)、…、(D_1n)的一个排列；在解密处理器中，其排列码也控制译码器使(D₂₁)、(D₂₂)、…、(D_2n)是(D₂₁′)、(D₂₂′)、…、(D_2n′)的一个排列。本发明加密强度高，速度快，密钥更换容易，破译难，成本低。可用于任何数字数据传输和存储的地方。

主权项

1、一种排列码加密解密器，由密钥处理器、加密处理器和解密处理器构成，其特征在于：在盒体(1)内装着由密钥处理器电路、加密处理器电路、解密处理器电路组成的电路板，明文输入线(x)和明文输出线(x′)穿过盒体(1)的一个侧面板分别与盒体内的加密处理器电路和解密处理器电路连接，密文输出线(y)和密文输入线(y′)穿过盒体(1)的另一个侧面板分别与盒体内的加密处理器电路和解密处理器电路连接，密钥输入线(Key)穿过盒体的正面板与盒体内的密钥处理器电路连接，密钥处理器电路分别与加密处理器电路和解密处理器电路连接；排列码加密器是由密钥处理器和加密处理器构成，排列码解密器是由密钥处理器和解密处理器构成；密钥处理器的电路连接关系是，密钥输入线(Key)接密钥寄存器(RS)的输入端，密钥寄存器(RS)的输出端接运算器(ALU)的一个输入端，常数寄存器(Uc)的输出端接运算器(ALU)的另一个输入端，运算器(ALU)的输出端接译码控制寄存器(Ryc1)、(Ryc2)、…、(Rycn)和密钥寄存器(RS)的输入端；加密处理器的电路连接关系是，译码控制寄存器(Ryc1)、(Ryc2)、…、(Rycn)的输出端分别接译码器(Y11)、(Y12)、…、(Y1n)的输入端，译码器(Y11)、(Y12)、…、(Y1n)的输出端分别对应连接与门组(U11)、(U12)、…、(U1n)中每一个与门的输入端，明文数据线(x)接数据缓冲寄存器(RD1)的输入端，数据缓冲寄存器(RD1)的输出线(D11)、(D12)、…、(D1n)分别对应连接每组与门(U11)、(U12)、…、(U1n)中的每一个与门的一个输入端，各组与门(U11)、(U12)、…、(U1n)中每一个与门的输出分别对应连接或门(U101)、(U102)、…、(U10n)的一个输入端，或门(U101)、(U102)、…、(U10n)的输出线(D11′)、(D12′)、…、(D1n′)接输出缓冲寄存器RO的输入端，输出缓冲寄存器RO的输出端接密文输出线(y)；解密处理器的电路连接关系是，译码控制寄存器(Ryc1)、(Ryc2)、…、(Rycn)的输出端分别接译码器(Y21)、(Y22)、…、(Y2n)的输入端，译码器(Y21)、(Y22)、…、(Y2n)的输出端分别对应连接与门组(U21)、(U22)、…、(U2n)中的每一个与门的输入端，密文数据线(y′)接输入缓冲寄存器RI的输入端，输入缓冲寄存器RI的输出线(D21′)、(D22′)、…、(D2n′)分别连接每组与门(U21)、(U22)、…、(U2n)中一个与门的一个输入端，与门组(U21)、(U22)、…、(U2n)的输出分别对应连接或门(U202)、(U202)、…、(U20n)的一个输入端，或门(U201)、(U202)、…、(U20n)的输出线(D21)、(D22)、…、(D2n)接数据缓冲寄存器(RD2)的输入端，数据缓冲寄存器(RD2)的输出端接明文输出线(x′)。