| 主权项 |
1、一种输出缓冲电路，其特征在于包括：一个作为低电压(GND)的低电源端；一个作为比所述低电压高的第一高电压(VDDL)的第一高电源端；一个作为比所述第一高电压高的第二高电压(VDDH)的第二高电源端；一个输出端(OUT)；一个用于产生第一和第二数据信号(D1，D2)的逻辑电路(1)，每个数据信号具有一个在所述低电压和高电压之间的电压电平；一个电平转换电路(2)，连接到所述逻辑电路，用于接收所述第一数据信号并且产生一个具有在第一中间电压(VPM+|Vthp|)和所述第二高电压之间的一电压的第三数据信号(D1)；以及一个输出电路(3)，包括以串联形式接在所述第二电源端和输出端之间的第一和第二P沟道MOS晶体管(301，303)以及以串联形式接在所述低电源端和输出端之间的第一和第二N沟道MOS晶体管(302，304)，其中所述的第一P沟道MOS晶体管的栅极接收所述第三数据信号，所述的第二P沟道MOS晶体管的栅极接收在所述低电压和所述第二高电压之间的第二中间电压(VPM)，所述第一N沟道MOS晶体管的栅极接收所述第二数据信号，所述第二N沟道MOS晶体管的栅极接收第三中间电压(VNM)；用于产生所述第二中间电压的第一中间电压产生电路(4)，所述第一中间电压产生电路包括一串联连接在所述低电源端和第二高电源端之间的二极管型连接的P沟道MOS晶体管(401，402，403)和短路的P沟道MOS晶体管(404，405)，并且产生一个作为所述第二中间电压的电压VPM为：VPM＝VDDH-m|Vthp|其中VDDH是所述第二高电压，Vthp是所述P沟道MOS晶体管的阈值电压，m是二极管型连接的P沟道MOS晶体管的数目，其中当一个或多个所述短路的P沟道MOS晶体管被断开时，所述的一个或多个所述短路的P沟道MOS晶体管变成二极管型连接的P沟道MOS晶体管，致使数目m实质地增加。 |
