发明名称 DECODIFICADOR DE VITERBI.
摘要 SE EXPONE UN APARATO PARA PROPORCIONAR Y ALMACENAR UNA METRICA DE ESTADO QUE SE USA PARA UNA OPERACION DE SUMA - COMPARACION SELECCION (SCS) SE EXPONE EN UN DECODIFICADOR VITERBI, CON EL USO DE UNA SERIE DE UNIDADES SCS A FIN DE AUMENTAR LA VELOCIDAD DE DECODIFICACION. UNA MEMORIA DE METRICA DE ESTADO DE UN DECODIFICADOR DE VITERBI UTILIZA UNA MEMORIA DE DOS PUERTOS, EN LA QUE UN BANCO DE MEMORIAS PARA LEER Y ESCRIBIR UNA METRICA DE ESTADO DE UNA PRIMERA MITAD ENTRE LAS N METRICAS DE ESTADO GENERADAS EN UNA UNIDAD SCS Y DOS BANCOS DE MEMORIAS PARA LEER Y ESCRIBIR ALTERNATIVAMENTE LA METRICA DE ESTADO DE LA SEGUNDA MITAD, SIEMPRE QUE SE INTRODUCE UNA PALABRA DE CODIGO, SE INCORPORAN A UNA UNICA MEMORIA. COMO RESULTADO, SE PUEDE REDUCIR NOTABLEMENTE LA CAPACIDAD DE ALMACENAMIENTO PARA GUARDAR LAS METRICAS DE ESTADO, SI SE COMPARA CON UN APARATO CONVENCIONAL.
申请公布号 ES2186970(T3) 申请公布日期 2003.05.16
申请号 ES19980306212T 申请日期 1998.08.04
申请人 SAMSUNG ELECTRONICS CO., LTD. 发明人 CHOI, SUNG-HAN;KONG, JUN-JIN
分类号 G06F11/10;H03M13/23;H03M13/41;(IPC1-7):H03M13/00 主分类号 G06F11/10
代理机构 代理人
主权项
地址