| 主权项 |
1.一种半导体装置的制造方法,其包含调节处理条件,在晶圆上形成图案的数个步骤;其特征为:依据上述数个步骤所形成之图案之线宽疏密性与其线宽变动的相关关系,调节上述数个步骤中之特定步骤的处理条件,以减少上述图案的线宽变动。2.一种半导体装置的制造方法,其包含:光刻步骤,其系对晶圆上的光阻调节曝光装置之光学系统的孔径数,转印光罩图案,以形成光阻图案;及图案化步骤,其系依据该光罩图案,在上述晶圆上形成图案;其特征为:依据以上述图案化步骤所形成之图案之线宽疏密性与其线宽变动的相关关系或以上述光刻步骤所形成之光阻图案之线宽疏密性与其线宽变动的相关关系,调节上述光学系统的孔径数,以减少上述图案的线宽变动或上述光阻图案的线宽变动。3.如申请专利范围第2项之半导体装置的制造方法,其中还包含:对应于上述图案之线宽疏密性与其线宽变动的相关关系,以事先被定量化的校正値,校正上述光罩图案的步骤。4.如申请专利范围第3项之半导体装置的制造方法,其中为求掌握上述图案或上述光阻图案之线宽疏密性与其线宽变动的相关关系,在上述晶圆上测量事先指定之数点作为代表点之图案或光阻图案的线宽,从该测量结果获得线宽疏密与线宽变动之相关关系的资讯,对应于其相关关系,求出事先指定之孔径数的校正値,以减少上述线宽的变动,并依据该校正値调节上述光学系统的孔径数。5.如申请专利范围第4项之半导体装置的制造方法,其中以疏散图案或疏散光阻图案群与密集图案或密集光阻图案群分别事先设定数点作为上述代表点,算出各群分别测得之线宽的平均値,将这些値的差用于上述线宽疏密与线宽变动之相关关系的资讯,以求出上述孔径数的校正値。6.如申请专利范围第4项之半导体装置的制造方法,其中还包含:依据上述光刻步骤本身之孔径数与最适切曝光量的相关关系资讯,设定对应于经过上述校正之孔径数之最适切曝光量的步骤。7.一种半导体装置的制造方法,其包含:预先烘烤步骤,其系在晶圆上涂敷光阻,在该光阻上调节烘烤温度以进行预先烘烤;及光刻步骤,其系转印光罩图案至该光阻上,以形成光阻图案;其特征为:依据以上述光刻步骤所形成之光阻图案之线宽疏密性与其线宽变动的相关关系,调节上述烘烤温度,以减少上述光阻图案的线宽变动。8.如申请专利范围第7项之半导体装置的制造方法,其中还包含:对应于上述光阻图案之线宽疏密性与其线宽变动的相关关系,以事先被定量化的校正値,校正上述烘烤温度的步骤。9.如申请专利范围第8项之半导体装置的制造方法,其中为求掌握上述光阻图案之线宽疏密性与其线宽变动的相关关系,在上述晶圆上测量事先指定之数点作为代表点之光阻图案的线宽,从该测量结果获得线宽疏密与线宽变动之相关关系的资讯,对应于其相关关系,求出事先指定之烘烤温度的校正値,以减少上述线宽的变动,并依据该校正値调节上述烘烤温度。10.如申请专利范围第9项之半导体装置的制造方法,其中以疏散光阻图案群与密集光阻图案群分别事先设定数点作为上述代表点,算出各群分别测得之线宽的平均値,将这些値的差用于上述线宽疏密与线宽变动之相关关系的资讯,以求出上述烘烤温度的校正値。11.如申请专利范围第9项之半导体装置的制造方法,其中还包含:依据上述烘烤温度与上述光刻步骤中最适切曝光量的相关关系资讯,设定对应于经过上述校正之烘烤温度之最适切曝光量的步骤。12.如申请专利范围第7项之半导体装置的制造方法,其中上述光阻系使用含有因光反应而产生氧之氧产生剂的化学放大型光阻。13.一种半导体装置的制造方法,其包含:事后烘烤步骤,其系对晶圆上实施光阻加工所形成的光阻图案调节温度以进行事后烘烤;及图案化步骤,其系依据该光阻图案,在上述晶圆上形成图案;其特征为:依据以上述图案化步骤所形成之图案之线宽疏密性与其线宽变动的相关关系,调节上述烘烤温度,以减少上述光阻图案的线宽变动。14.如申请专利范围第13项之半导体装置的制造方法,其中还包含:对应于上述光阻图案之线宽疏密性与其线宽变动的相关关系,以事先被定量化的校正値,校正上述烘烤温度的步骤。15.如申请专利范围第13项之半导体装置的制造方法,其中为求掌握上述光阻图案之线宽疏密性与其线宽变动的相关关系,在上述晶圆上测量事先指定之数点作为代表点之光阻图案的线宽,从该测量结果获得线宽疏密与线宽变动之相关关系的资讯,对应于其相关关系,求出事先指定之烘烤温度的校正値,以减少上述线宽的变动,并依据该校正値调节上述烘烤温度。16.如申请专利范围第15项之半导体装置的制造方法,其中以疏散光阻图案群与密集光阻图案群分别设定数点作为上述代表点,算出各群分别测得之线宽的平均値,将这些値的差用于上述线宽疏密与线宽变动之相关关系的资讯,以求出上述烘烤温度的校正値。17.如申请专利范围第15项之半导体装置的制造方法,其中还包含:依据上述烘烤温度与上述形成光阻图案之光刻步骤中最适切曝光量的相关关系资讯,设定对应于经过上述校正之烘烤温度之最适切曝光量的步骤。18.如申请专利范围第13项之半导体装置的制造方法,其中上述光阻系使用含有因光反应而产生氧之氧产生剂的化学放大型光阻。19.一种半导体装置的制造系统,其系进行调节处理条件,在晶圆上形成图案的的数个步骤;其特征为:具备调节手段,其系依据以上述步骤所形成之图案之线宽疏密性与其线宽变动的相关关系,调节上述数个步骤中之特定步骤的处理条件,以减少上述图案的线宽变动。20.一种半导体装置的制造系统,其具有:光刻装置,其系对晶圆上之光阻调节光学系统的孔径数,转印光罩图案,以形成光阻图案;及图案化装置,其系依据该光罩图案,在晶圆上形成图案;并具备孔径数调节装置,其系依据以上述图案化装置所形成之图案之线宽疏密性与其线宽变动的相关关系或以上述光刻装置所形成之光阻图案之线宽疏密性与其线宽变动的相关关系,调节上述光学系统的孔径数,以减少上述图案的线宽变动或上述光阻图案的线宽变动。21.如申请专利范围第20项之半导体装置的制造系统,其中上述孔径数调节装置为,为求掌握上述图案或上述光阻图案之线宽疏密性与其线宽变动的相关关系,在上述晶圆上测量事先指定之数点作为代表点之图案或光阻图案的线宽,从该测量结果获得线宽疏密与线宽变动之相关关系的资讯,对应于其相关关系,求出事先指定之孔径数的校正値,以减少上述线宽的变动,并依据该校正値调节上述光学系统的孔径数。22.如申请专利范围第21项之半导体装置的制造系统,其中上述孔径数调节装置为,以疏散图案或疏散光阻图案群与密集图案或密集光阻图案群分别设定数点作为上述代表点,算出各群分别测得之线宽的平均値,将这些値的差用于上述线宽疏密与线宽变动之相关关系的资讯,以求出上述孔径数的校正値。23.如申请专利范围第21项之半导体装置的制造系统,其中上述孔径数调节装置还依据上述光刻装置本身之孔径数与最适切曝光量的相关关系资讯,设定对应于经过上述校正之孔径数的最适切曝光量。24.一种半导体装置的制造系统,其具有:预先烘烤装置,其系对晶圆上之光阻调节烘烤温度以进行预先烘烤;及光刻装置,其系转印光罩图案至该光阻上,以形成光阻图案;其特征为:具备烘烤温度调节装置,其系依据以上述光刻装置所形成之光阻图案之线宽疏密性与其线宽变动的相关关系,调节上述烘烤温度,以减少上述光阻图案的线宽变动。25.如申请专利范围第24项之半导体装置的制造系统,其中上述烘烤温度调节装置为,对应于上述光阻图案之线宽疏密性与其线宽变动的相关关系,以事前被定量化的校正値校正上述烘烤温度。26.如申请专利范围第24项之半导体装置的制造系统,其中上述烘烤温度调节装置为,为求掌握上述光阻图案之线宽疏密性与其线宽变动的相关关系,在上述晶圆上测量事先指定之数点作为代表点之图案或光阻图案的线宽,从该测量结果获得线宽疏密与线宽变动之相关关系的资讯,对应于其相关关系,求出事先指定之烘烤温度的校正値,以减少上述线宽的变动,并依据该校正値调节上述烘烤温度。27.如申请专利范围第26项之半导体装置的制造系统,其中上述烘烤温度调节装置为,以疏散图案或疏散光阻图案群与密集图案或密集光阻图案群事先分别设定数点作为上述代表点,算出各群分别测得之线宽的平均値,将这些値的差用于上述线宽疏密与线宽变动之相关关系的资讯,以求出上述烘烤温度的校正値。28.如申请专利范围第24项之半导体装置的制造系统,其中上述烘烤温度调节装置还依据上述烘烤温度与上述光刻装置之最适切曝光量的相关关系资讯,设定对应于经过上述校正之烘烤温度的最适切曝光量。29.一种半导体装置的制造系统,其具有:事后烘烤装置,其系对晶圆上实施光阻加工所形成之光阻图案,一面调节温度一面进行事后烘烤;及图案化装置,其系依据该光阻图案,在上述晶圆上形成图案;其特征为:具备烘烤温度调节装置,其系依据以上述图案化装置所形成之图案之线宽疏密性与其线宽变动的相关关系,调节上述烘烤温度,以减少上述光阻图案的线宽变动。30.如申请专利范围第29项之半导体装置的制造系统,其中上述烘烤温度调节装置为,对应于上述光阻图案之线宽疏密性与其线宽变动的相关关系,以事前被定量化的校正値校正上述烘烤温度。31.如申请专利范围第29项之半导体装置的制造系统,其中上述烘烤温度调节装置为,为求掌握上述光阻图案之线宽疏密性与其线宽变动的相关关系,在上述晶圆上测量事先指定之数点作为代表点之图案或光阻图案的线宽,从该测量结果获得线宽疏密与线宽变动之相关关系的资讯,对应于其相关关系,求出事先指定之烘烤温度的校正値,以减少上述线宽的变动,并依据该校正値调节上述烘烤温度。32.如申请专利范围第31项之半导体装置的制造系统,其中上述烘烤温度调节装置为,以疏散光阻图案群与密集光阻图案群分别事先设定数点作为上述代表点,算出各群分别测得之线宽的平均値,将这些値的差用于上述线宽疏密与线宽变动之相关关系的资讯,以求出上述烘烤温度的校正値。33.如申请专利范围第31项之半导体装置的制造系统,其中上述烘烤温度调节装置还依据上述烘烤温度与上述形成光阻图案之光刻装置之最适切曝光量的相关关系资讯,设定对应于经过上述校正之烘烤温度的最适切曝光量。34.如申请专利范围第29项之半导体装置的制造系统,其中上述光阻系使用含有因光反应而产生氧之氧产生剂的化学放大型光阻。图式简单说明:图1为以模型显示本发明第一种实施形态之半导体装置制造系统中之主要制造装置及以其进行之光刻步骤的流程。图2为以模型显示本发明第一种实施形态之半导体装置制造系统中之主要制造装置及以其进行之蚀刻步骤的流程。图3为显示执行第一种实施例之NA最佳化步骤的主要部分流程图。图4为显示同时配置记忆体元件与逻辑元件之晶片的图案布局图。图5为显示线宽疏密差与透镜系统之NA的相关关系图。图6为显示NA与最适切曝光量的相关关系图。图7为显示执行NA校正及曝光量重设前后,疏密间差相关之线宽变动的变化图。图8为以模型表示本发明第二种实施形态之半导体装置制造系统中之主要制造装置及以其进行之光刻步骤的流程。图9为以模型表示本发明第二种实施形态之半导体装置制造系统中之主要制造装置及以其进行之蚀刻步骤的流程。图10为显示执行第二种实施例之预先烘烤温度最佳化步骤的主要部分流程图。图11为显示线宽疏密差与预先烘烤温度的相关关系图。图12为显示最适切曝光量与预先烘烤温度的相关关系图。图13为显示执行预先烘烤校正及曝光量重设前后,疏密间差相关之线宽变动的变化图。图14为以模型表示本发明第三种实施形态之半导体装置制造系统中之主要制造装置及以其进行之光刻步骤的流程。图15为以模型表示本发明第三种实施形态之半导体装置制造系统中之主要制造装置及以其进行之蚀刻步骤的流程。图16为显示执行第三种实施例之事后烘烤温度最佳化步骤的主要部分流程图。图17为显示线宽疏密差与事后烘烤温度的相关关系图。图18为显示最适切曝光量与事后烘烤温度的相关关系图。图19为显示执行事后烘烤校正及曝光量重设前后,疏密间差相关之线宽变动的变化图。 |
