| 主权项 |
1.一种用以制造薄膜电晶体面板之方法,其包含下列步骤:形成一闸线路于一绝缘基板上,该闸线路有一闸电极连接于该闸线路;沈积一闸绝缘层覆盖该闸线路;形成一半导体层于该闸绝缘层之上,该半导体层包含一不纯物掺杂层;形成一光阻图案于该半导体层上,该光阻图案包含一第一部份对着一通道区(channel region)、一第二部分具有较该第一部分厚之厚度以及一不具有光阻之第三部分;利用该光阻图案为蚀刻遮蔽(etch mask)蚀刻该半导体层以裸露出在该光阻图案第三部分之下之闸绝缘层;减少该光阻图案之厚度直到该光阻图案之第一部份被移除而裸露出在该通道区之不纯物掺杂层;移除裸露于该通道区之不纯物掺杂层;以及形成一具有源极及汲极之导电图案层于该图案化之半导体层以及闸绝缘层上,其中该汲极及源极系被该通道隔开。2.依申请专利范围第1项之用以制造薄膜电晶体面板之方法,其中该光阻图案系以以下步骤形成:形成一光阻层于该半导体层之上;放置一具有预先设定图案之光罩于该光阻层上,该光罩具有至少一狭缝,并且使该光阻层曝露在光源下;以及使该曝光后之光阻层显影以得到该光阻图案。3.依申请专利范围第1项之用以制造薄膜电晶体面板之方法,其中该半导体层系为一非晶矽层。4.依申请专利范围第1项之用以制造薄膜电晶体面板之方法,其中该不纯物掺杂层系为一n+掺杂非晶矽层。5.一种用以制造薄膜电晶体面板之方法,其包含下列步骤:形成一闸线路于一绝缘基板上,该闸线路有一闸电极连接于该闸线路;沈积一闸绝缘层覆盖该闸线路;形成一非晶矽层于该闸绝缘层之上;形成一欧姆接触层(ohmic contact layer)于该非晶矽层上;形成一光阻图案于该欧姆接触层上,其中该光阻图案包含一第一部份具有一第一厚度正对着一通道区(channel region)、一第二部分具有一较该第一厚度厚之第二厚度以及一大致不具有光阻之第三部分;移除在该光阻图案之第三部分下的欧姆接触层及非晶矽层;移除该光阻图案之第一部份而裸露出该欧姆接触层;移除裸露于该通道区之欧姆接触层;以及形成一具有源极及汲极之导电图案层于该图案化之半导体层以及闸绝缘层上,其中该汲极及源极系以该通道隔开。6.依申请专利范围第5项之用以制造薄膜电晶体面板之方法,其中该光阻图案系以以下步骤形成:形成一光阻层于该半导体层之上;放置一具有预先设定图案之光罩于该光阻层上,该光罩具有至少一狭缝,并使该光阻层曝露在光源下;以及使该曝光后之光阻层显影以得到该光阻图案。7.依申请专利范围第5项之用以制造薄膜电晶体面板之方法,其中在该光阻图案第一部份下之非晶矽层系有部分在该裸露于通道区之欧姆接触层之移除步骤中被移除。8.依申请专利范围第5项之用以制造薄膜电晶体面板之方法,其中该不纯物掺杂层系为一n+掺杂非晶矽层。9.一种用以制造薄膜电晶体面板之方法,其包含下列步骤:形成一闸线路、一闸绝缘层、一包含一欧姆接触层之半导体层于一绝缘基板上;形成一光阻图案于该欧姆接触层上,该光阻层包含一第一部份具有一第一厚度对着一通道区(channelregion)、一第二部分具有一较该第一厚度厚之第二厚度以及一大致不具有光阻之第三部分;移除该光阻图案第三部分下之半导体层;移除该光阻图案之第一部份;移除该光阻图案第一部份下之欧姆接触层;以及形成一具有源极及汲极之导电图案层于该图案化之半导体层以及闸绝缘层上,其中该汲极及源极系被该通道隔开。10.依申请专利范围第9项之用以制造薄膜电晶体面板之方法,其中该光阻图案系以以下步骤形成:形成一光阻层于该半导体层之上;放置一具有预先设定图案之光罩于该光阻层上,该光罩具有至少一狭缝,并使该光阻层曝露在光下;以及使该光阻层显影以得到该光阻图案。11.依申请专利范围第9项之用以制造薄膜电晶体面板之方法,其中该半导体层系为一非晶矽层。12.依申请专利范围第9项之用以制造薄膜电晶体面板之方法,其中在该光阻图案第一部份下之非晶矽层系有部分在该光阻图案第一部份下之欧姆接触层之移除步骤中被移除。13.依申请专利范围第9项之用以制造薄膜电晶体面板之方法,其中该不纯物掺杂层系为一n+掺杂非晶矽层。图式简单说明:第1图:其图示一制造薄膜电晶体面板之习用方法流程图;第2a-2e图:根据第1图之方法,以剖示图图示制造一薄膜电晶体面板之步骤;第3图:根据本发明之一实施例之薄膜电晶体面板制造方法之流程图;第4a-4e图:根据第3图之方法,以剖示图图示制造一薄膜电晶体面板之步骤;以及第5a-5c图:根据本发明之一实施例,以剖示图图示形成具有一凹陷部之光阻图案之步骤。 |
