滤波器电路

摘要

具备连接于信号之输入端IN与输出端OUT之间的电容器1，以及连接于电源VDD与接地之间的MOS构造之恒流电路(Constant current circuit)2，由于连接电容器1之输出侧节点(node)与恒流电路2，3之中间节点而构成滤波器，藉使用大电容值之电容器或大电阻值之电阻，即不必扩大电路面积，藉由调整通过恒流电路2，3之电流值即可降低滤波器之截止频率(cut-off frequeney)。

主权项

1.一种滤波器电路,其特征为具备:连接于信号之输入端与输出端之间的电容器,以及连接于电源与接地之间的MOS构造之恒流电路,且上述恒流电路连接上述电容器之输出侧节点。2.一种滤波器电路,其特征为具备:连接于信号之输入端与输出端之间的电容器,以及串联于电源与接地之间之二段之MOS构造之恒流电路,且上述电容器之输出侧之节点与上述二段之恒流电路之中间节点为连接构成。3.一种滤波器电路,其特征为具备:连接于信号输入端与输出端之间的电容器,由连接于上述信号之输出端与电源之间之MOS构造所构成之第1恒流电路,以及由连接于上述第1恒流电路与接地之间之MOS构造所构成之第2恒流电路。4.如申请专利范围第3项之滤波器电路,其中上述第1恒流电路具备对上述电源以电流镜连接之第1及第2pMOS电晶体,系将上述第1pMOS电晶体之汲极连接到上述信号之输出端而构成。5.如申请专利范围第4项之滤波器电路,其中上述第1恒流电路具备:第1nMOS电晶体,其本身之汲极连接于上述2pMOS电晶体之汲极,同时本身之闸极连接于第2nMOS电晶体之源极,第1电阻,连接于上述第1nMOS电晶体之源极与接地之间,第2nMOS电晶体,其本身之闸极连接于上述第1nMOS电晶体之源极,本身之源极及汲极分别连接于接地与第2电阻,以及第2电阻,连接于上述第2nMOS电晶体之汲极及电源之间。6.如申请专利范围第1项之滤波器电路,其中具备第3nMOS电晶体,而上述电容器之输出节点连接到闸极,同时源极及汲极分别连接到接地及上述信号之输出端。7.如申请专利范围第2项之滤波器电路,其中具备第3nMOS电晶体,而上述电容器之输出节点连接到闸极,同时源极及汲极分别连接到接地及上述信号之输出端。8.如申请专利范围第3项之滤波器电路,其中具备第3nMOS电晶体,而上述电容器之输出节点连接到闸极,同时源极及汲极分别连接到接地及上述信号之输出端。图式简单说明:第1图为表示最简单之CR电路所构成之先前之高通滤波器之构造图。第2图为表示本实施形态之高通滤波器之构成原理之图。第3图为表示具体地实现第2图所示高通滤波器之MOS电路之例的图。第4图为表示本实施形态之高通滤波器之传输频率特性之图。第5图为表示本实施形态之高通滤波器之相位特性之图。第6图为表示先前之两次高通滤波器之构成图。