| 摘要 |
Elektrische Schaltungsanordnung zum Erkennen eines Kurzschlusses zwischen Ausgangs-PINs unterschiedlicher ICs, insbesondere CMOS-ICs, welche jeweils als Ausgangstreiber ein erstes Schaltmittel, insbesondere einen Highside-Transistor (Q¶H,1¶, Q¶H,2¶) und ein zweites Schaltmittel, insbesondere einen Lowside-Transistor (Q¶L,1¶, Q¶L,2¶) aufweisen, wobei das erste Schaltmittel (Q¶H,1¶, Q¶H,2¶) und das zweite Schaltmittel (Q¶L,1¶, Q¶L,2¶) der jeweiligen Ausgangstreiber unterschiedliche Source-Drain-Widerstände im eingeschalteten Zustand (R¶DSon¶) aufweisen.
|
