主权项 |
1.考虑耦合效应进行时延优化的标准单元总体布线方法,含有用计算机在每条线网构造时延优化的Steiner树,优化布线拥挤,消除拥挤边,判断时延是否满足约束指标的步骤,其特征在于:在根据优化布线拥挤,消除拥挤边的布线结果进行时延计算以及后继的优化电路时延时,它依次采用如下步骤:(1)统计电路时延信息:(1.1)在估算互连线电学参数时使用WLE(Wire-Load-Estimation)互连线负载模型,它是通过在不同布线层对于金属线进行实验模拟,得到了离散的寄生参数并再进行曲线拟合而得到的,其输入参数为:金属线的线宽(W0)、实际线间距(S0)、线长(L)和所在的布线层序号(v);输出参数为:金属线的单位总电阻(Rt0)、单位总电容(Ct0)、单位耦合电容(Cc0);(1.2)用全等变换技术计算互连线延迟:见(K.J.Kerns,I.L.Wemple,A.T.Yang.‘Stable and Efficient Reduction of Substrate Model Networks Using CongruenceTransforms.’In:Proceedings of ACM/IEEE ICCAD,1995,207~214,采用全等变换方法来稳定而有效地降低衬底模型网络);它的输入参数为:线网每一段走线的总电容(Ct)、总电阻(Rt),线网的连接关系;输出参数为:线网每个漏点的延迟值(Ti)及传输时间(tr);(1.3)用查表和插值的方法计算门延迟:所用的表是用户在实施例中提供的每个库单元的延迟信息表及其对应的索引,输入参数为:门的输入Pin的传输时间(tr),门的输出负载总电容(即为输出的线网总电容Ct);输出参数为:门延迟值(Tg),门的输出Pin的传输时间(ti);(1.4)计算路径的总延迟:路径的总延迟=门延迟Tg+连线延迟Ti;(2)优化电路时延:设.非关键路径的边的权值:<math> <mrow> <msub> <mover> <mi>w</mi> <mo>~</mo> </mover> <mi>i</mi> </msub> <mo>=</mo> <msub> <mi>α</mi> <mn>1</mn> </msub> <msub> <mi>w</mi> <mi>congi</mi> </msub> <mo>+</mo> <msub> <mi>α</mi> <mn>2</mn> </msub> <msub> <mi>w</mi> <mi>coupi</mi> </msub> <mo>,</mo> <msub> <mi>α</mi> <mn>1</mn> </msub> <mo>+</mo> <msub> <mi>α</mi> <mn>2</mn> </msub> <mo>=</mo> <mn>1</mn> <mo>,</mo> </mrow> </math> 其中,wcongi:该边拥挤引起的费用; wcoupi:该边耦合电容引起的费用; α1、α2:调整系数;则,关键路径的边的权值:<math> <mrow> <msub> <mover> <mi>w</mi> <mo>~</mo> </mover> <mi>i</mi> </msub> <mo>=</mo> <msub> <mi>α</mi> <mn>1</mn> </msub> <msub> <mi>w</mi> <mi>congi</mi> </msub> <mo>+</mo> <mi>μ</mi> <msub> <mi>α</mi> <mn>2</mn> </msub> <msub> <mi>w</mi> <mi>coupi</mi> </msub> <mo>,</mo> <mi>μ</mi> <mo>></mo> <mn>1</mn> <mo>,</mo> </mrow> </math> 即通过减少关键路径上线网附近的布线密度,以减少其耦合电容,保证其时延的减小。 |