发明名称 多层基底制法及其制造之多层基底
摘要 备制单面导体图案薄膜,各单面导体图案薄膜具一只形成在一树脂薄膜一面上之导体图案以及被充填导电膏之穿孔。具一只形成在一树脂薄膜一面上之导体图案以及具一形成在树脂薄膜中之开口,俾能暴露出一电极的单面导体图案薄膜系层积在单面导体图案薄膜上。而且,具一开口加以暴露出一电极之覆盖层系层积在单面导体图案薄膜之底部表面上,形成一积层。然后,于加热时对这积层施压能生产在其两面具有电极之一多层基底。
申请公布号 TW530006 申请公布日期 2003.05.01
申请号 TW090130808 申请日期 2001.12.12
申请人 电装股份有限公司 发明人 近藤宏司;神谷哲章;原田敏一;小野田隆一;神谷康孝;增田元太郎;矢崎芳太郎;横地智宏
分类号 B32B33/00 主分类号 B32B33/00
代理机构 代理人 林志刚 台北市中山区南京东路二段一二五号七楼
主权项 1.一种多层基底之制法,包含:将各具一树脂薄膜与一只形成在树脂薄膜一单面上之导体图案的单面导体图案薄膜加以层积,用以形成一层积薄膜;以及在树脂薄膜被布置在所层积薄膜表面处之层积薄膜之一面,至少移除一表面树脂薄膜之一部位,在单面导体图案薄膜中,该表面树脂薄膜覆盖要成为一电极之导体图案的一部位,其中:形成一多层基底,该多层基底系由层积薄膜组成并分别在其两主要表面形成电极,该电极分别由布置在其主要表面之导体图案所构成。2.如申请专利范围第1项之多层基底制法,更包含:在布置导体图案处之层积薄膜另一面上形成一抗蚀薄膜,俾能覆盖导体图案;在相当于要形成电极处之导体图案位置之一区域的抗蚀薄膜中形成一小孔。3.如申请专利范围第2项之多层基底制法,其中,抗蚀薄膜系由树脂薄膜之相同材料组成。4.如申请专利范围第1项之多层基底制法,其中,各单面导体图案薄膜中之树脂薄膜系由一热塑性树脂组成,其中:层积后,于加热时,藉着对多层基底之两主要表面施压而将各别单面导体图案薄膜加以相互粘着。5.如申请专利范围第2项之多层基底制法,其中,各单面导体图案薄膜中之树脂薄膜系由一热塑性树脂组成,其中:在将单面导体图案薄膜加以层积并形成抗蚀薄膜后,于加热时,藉着对多层基底之两主要表面施压而将各别单面导体图案薄膜与抗蚀薄膜加以相互粘着。6.如申请专利范围第4项之多层基底制法,其中,基底系在对多层基底施压与加热时,热塑性树脂之弹性系数为从1至1000MPa内时之温度下加以激热的。7.如申请专利范围第1项之多层基底制法,其中,除具有一构成多层基底主要表面之树脂薄膜之一单面导体图案薄膜外,各单面导体图案薄膜具有一配备底部之穿孔,经由该穿孔暴露作为一底面之导体图案且该穿孔被充填一导电膏,使得接邻单面导体图案薄膜之各别导体图案彼此系以电气方式加以连接。8.一种多层基底之制法,包含:将各具一树脂薄膜,一只形成在树脂薄膜一单面上之导体图案,及一形成在一预定位置并被充填一中介层连结材料之穿孔的单面导体图案薄膜加以层积,其中,将位在一层积单面导体图案薄膜之第一表面上之单面导体图案薄膜的一暴露导体图案,形成完全覆盖单面导体图案薄膜一树脂薄膜之第一导电箔片;在构成一层积单面导体图案薄膜之第二表面之一表面树脂薄膜上形成一第二导电箔片,俾能完全覆盖表面树脂薄膜;以及将布置在层积单面导体图案薄膜两面上之第一与第二导电箔片加以形成图案,俾能形成第一与第二导体图案,其中:电极系由在一多层基底之第一与第二表面上之第一与第二导体图案所形成,该多层基底系由将单面导体图案薄膜加以层积而形成。9.如申请专利范围第8项之多层基底制法,其中,抗蚀薄膜系形成在多层基底两面之第一与第二导体图案上,抗蚀薄膜系由树脂薄膜之相同材料组成。10.如申请专利范围第8项之多层基底制法,其中,将第一与第二导电箔片加以形成图案,俾能留下成为电极之焊垫。11.如申请专利范围第8项之多层基底制法,其中,树脂薄膜系由一热塑性树脂组成,在导电箔片形成在多层基底之两面上后,于加热时,从多层基底两表面对多层基底施压,将各别单面导体图案薄膜加以相互粘着。12.如申请专利范围第11项之多层基底制法,其中,多层基底系在对多层基底施压与加热时,热塑性树脂之弹性系数为从1至1000MPa范围内时之温度下加以激热的。13.如申请专利范围第8项之多层基底制法,其中,该中介层连结材料为一导电膏,且该穿孔(24)具一由导体图案(22)所构成之底部,因此,接邻之单面导体图案薄膜之各别导体图案(22)经由导电膏彼此以电气方式加以连接。14.一种多层基底之制法,包含:将各具一树脂薄膜,一只形成在树脂薄膜一单面上之导体图案,及一形成在一预定位置并被充填一中介层连结材料之穿孔的单面导体图案薄膜加以层膜,以及彼此粘着单面导体图案薄膜,形成一多层基底,其中,将任意两单面导体图案薄膜加以层积,使得上面未形成导体图案之表面彼此面对,而以上面形成导体图案之一表面与上面未形成导体图案之一表面彼此面对之这种方式将剩下之单面导体图案薄膜加以层积,因此,以在多层基底两面之导体图案加以形成电极。15.如申请专利范围第14项之多层基底制法,其中,抗蚀薄膜系形成在被布置在多层基底两面之导体图案上,抗蚀薄膜系由树脂薄膜之相同材料组成。16.如申请专利范围第14项之多层基底制法,其中,布置在多层基底两面之导体图案只包含焊垫,形成电极。17.如申请专利范围第14项之多层基底制法,其中,树脂薄膜系由一热塑性树脂组成,在形成暴露在多层基底两面之导体图案,分别成为完全覆盖树脂薄膜之导电箔片后,于加热时,从多层基底两面对多层基底施压,将各别单面导体图案薄膜加以相互粘着。18.如申请专利范围第14项之多层基底制法,其中,树脂薄膜系由一热塑性树脂组成,在将布置在所有单面导体图案薄膜上之导体图案加以形成预定形状图案后,即将单面导体图案薄膜加以层积,并于加热时多层基底两面对多层基底施压,将各别单面导体图案薄膜加以相互粘着。19.如申请专利范围第18项之多层基底制法,其中,基底系在对多层基底施压与加热时,热塑性树脂之弹性系数为从1至1000MPa范围内时之温度下加以激热的。20.如申请专利范围第14项之多层基底制法,其中,该中介层连结材料系为一导电膏,且各单面导体图案薄膜具有一配备底部之穿孔,经由该穿孔暴露出作为一底面之导体图案且该穿孔被充填一导电膏,使得接邻单面导体图案薄膜之各别导体图案经由导电膏彼此电气方式加以连接。21.如申请专利范围第14项之多层基底制法,其中,无导电图案彼此面对之树脂薄膜表面之单面导体图案薄膜的穿孔系大概形成椭圆形,以及该椭圆形穿孔彼此重叠,俾能将其长轴布置成彼此正交。22.如申请专利范围第14项之多层基底制法,其中,无导体图案彼此面对之树脂薄膜表面之单面导体图案薄膜的穿孔系形成具三或更多线性部之辐射状,该线性部从一中心部位以辐射状加以延伸,以及该辐射状穿孔彼此重叠。23.如申请专利范围第22项之多层基底制法,其中,该辐射状穿孔为一具有四线性部位之十字型图案。24.如申请专利范围第14项之多层基底制法,其中,分别形成在该预定数量之单面导体图案薄膜中之穿孔大概为一圆形,其中:无导电图案彼此面对之树脂薄膜表面之单面导体图案薄膜的穿孔之直径大于剩下单面导体图案薄膜中所形成之穿孔,且当层积时,较大直径之穿孔彼此重叠。25.一种多层基底,包含:一预定数量之单面导体图案薄膜,各单面导体图案薄膜具一树脂薄膜,一只形成在树脂薄膜一单面上之导体图案,以及一形成在一预定位置被充填一中介层连结材料之穿孔,其中:将任意两单面导体图案薄膜加以层积,使上面未形成导体图案之表面彼此面对,而将剩下之单面导体图案薄膜加以层积,使上面形成导体图案之表面与上面未形成导体图案之表面彼此面对;以及单面导体图案薄膜彼此粘着,形成一多层基底,俾能将导体图案在其两面布置成电极;设置于在任意两单面导体图案薄膜中所形成之表面层穿孔中之中介层连结材料为彼此直接连接,使该任意两单面导体图案薄膜之导体图案经由表面层穿孔中之中介层连结材料,以电气方式加以连接;以及形成在其中之一剩下单面导体图案薄膜上之一第一导体图案系经由充填在其中之一剩下单面导体图案薄膜中所形成穿孔中之中介层连结材料,连接至一第二导体图案,其中,该导体图案系布置在另一剩下之单面导体图案薄膜上并相邻地布置在其中之一剩下之单面导体图案薄膜上。26.如申请专利范围第25项之多层基底,其中,各单面导体图案薄膜中所包含之树脂薄膜系由同一热塑性树脂所制成。27.如申请专利范围第26项之多层基底,其中,在对多层基底施压与加热时之激热温度下,该热塑性树脂之弹性系数范围为1至1000MPa之间。28.如申请专利范围第25项之多层基底,其中,在任意两单面导体图案薄膜中所形成之表面层穿孔大概为椭圆形,并彼此重叠,俾能将其长轴布置成彼此正交,因此,在任意两单面导体图案薄膜中所形成之该导体图案经由充填在表面层穿孔中之中介层连结材料,以电气方式彼此加以连接。29.如申请专利范围第25项之多层基底,其中,在任意两单面导体图案薄膜中所形成之表面层穿孔为具有以辐射状从一中心部位加以延伸之三或更多线性部位之辐射状,并彼此重叠,因此,在任意两单面导体图案薄膜中所形成之该导体图案经由充填在表面层穿孔中之中介层连结材料,以电气方式彼此加以连接。30.如申请专利范围第29项之多层基底,其中,该穿孔为一由四线性部位组成之十字型图案。31.如申请专利范围第25项之多层基底,其中,分别形成在该预定数量之单面导体图案薄膜中之穿孔大概为圆形,其中:在任意两预定数量之单面导体图案薄膜中所形成之表面层穿孔直径大于在剩下单面导体图案薄膜中所形成之穿孔直径;以及该表面层穿孔彼此重叠,致在任意两单面导体图案薄膜中所形成之该导体图案经由充填在表面层穿孔中之中介层连结材料,以电气方式彼此加以连接。图式简单说明:第1A至1E图为表示本发明第一实施例中一多层基底图解制法之各别程序中的横截面图;第2A至2H图为表示本发明第二实施例中一多层基底图解制法之各别程序中的横截面图;第3A至3E图为表示本发明第三实施例中一多层基底图解制法之各别程序中的横截面图;第4A至第4B图为平面视图,显示本发明的第三实施例之单面导体图案薄膜之基本部份;第5A至第5B图为表示本发明第三实施例中单面导体图案薄膜及其层积状况之基本部位之平面图;第6A至6C图为表示本发明第三实施例中单面导体图案薄膜及其层积状况之基本部位之平面图;以及第7A至7E图为表示第3实施例之修饰实例中一多层基底图解制法之各别程序中的横截面图。
地址 日本