发明名称 | 非易失性半导体存储器及其制造方法 | ||
摘要 | 非易失性半导体存储器具有设置在半导体衬底内的沟槽隔离和、设置在半导体衬底上的层间绝缘膜。沟槽隔离在区分在半导体衬底向第1方向延伸的有源区。层间绝缘膜具有向与第1方向交叉的第2方向延伸的布线槽。在有源区和布线槽的交叉部第1导体层设置为与有源区绝缘。第2导体层设置为在布线槽内与第1导体层绝缘。金属层在布线槽内设置为与第2导体层电接触。 | ||
申请公布号 | CN1414637A | 申请公布日期 | 2003.04.30 |
申请号 | CN02142997.9 | 申请日期 | 2002.06.26 |
申请人 | 株式会社东芝 | 发明人 | 有留诚一 |
分类号 | H01L27/10;H01L21/8239 | 主分类号 | H01L27/10 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 杜日新 |
主权项 | 1.一种非易失性半导体存储器,其特征在于具有:半导体衬底:设置在上述半导体衬底内的沟槽隔离,该沟槽隔离在上述半导体衬底区分有源区,该有源区沿第1方向延伸:设置在上述半导体衬底上的层间绝缘膜、该层间绝缘膜具有布线槽,该布线槽沿与上述第1方向交叉的第2方向延伸;设置在上述有源区和上述布线槽的交叉部的第1导体层,该第1导体层与上述有源区绝缘;设置在上述布线槽内的第2导体层,该第2导体层与上述第1导体层绝缘;和设置在上述布线槽内的金属层,该金属层与上述第2导体层电接触。 | ||
地址 | 日本东京都 |