| 摘要 |
<p>L'invention concerne un système et un procédé de synchronisation centralisée, destinés au transport de données entre des dispositifs comprenant divers domaines d'horloge. Dans un mode de réalisation préféré, la logique de synchronisation permet de synchroniser les données de lecture d'un périphérique asynchrone par rapport à une horloge de bus. Au lieu d'être située sur chaque périphérique, la logique de synchronisation est située dans la logique d'interface de bus. Lorsqu'un périphérique nécessite une synchronisation, la logique de synchronisation échantillonne le bus de données au moins deux fois et compare les valeurs des échantillons de données consécutifs. Si les échantillons de données sont égaux, les données sont renvoyées au maître du bus. Si les échantillons de données sont différents, les données du cycle suivant sont renvoyées au maître du bus.</p> |
