发明名称 | 绝缘栅型半导体器件 | ||
摘要 | 本发明的目的是提供一种维持较低开通阻抗且关断时开关损耗较小的绝缘栅型半导体器件。而且,提供一种维持较薄n<SUP>-</SUP>型基层而耐压更高的绝缘栅型半导体器件。本发明涉及的绝缘栅型半导体器件,具有第1导电型的第1基层21、在第1基层的表面形成的第2导电型的第2基层14、在第2基层的表面区域选择形成的第1导电型的源层15、在第1基层的表面相反侧的背面形成的第2导电型的漏层31、与第1基层、源层以及第2基层绝缘、在第1基层上形成使源层和第2基层间导电的沟道的栅电极16,为了在关断的存储期间使第1基层的过剩载流子被排出,而降低P杂质量。 | ||
申请公布号 | CN1412855A | 申请公布日期 | 2003.04.23 |
申请号 | CN02146830.3 | 申请日期 | 2002.10.15 |
申请人 | 株式会社东芝 | 发明人 | 末代知子;中川明夫 |
分类号 | H01L29/739;H01L29/745 | 主分类号 | H01L29/739 |
代理机构 | 永新专利商标代理有限公司 | 代理人 | 黄剑锋 |
主权项 | 1.一种绝缘栅型半导体器件,其特征在于,包括:第1导电型的第1基层;在上述第1基层的第1面形成的第2导电型的第2基层;在上述第2基层的表面区域有选择地形成的第1导电型的源层;在上述第1基层的第1面的相反侧的第1基层的第2面上形成的第2导电型的漏层;栅电极,与上述源层、上述第1基层以及第2基层绝缘,并且,在上述第1基层上形成使上述源层和第2基层之间导电的沟道;来自上述漏层的空穴电流的注入效率在0.27以下。 | ||
地址 | 日本东京都 |