半导体积体电路装置

摘要

一种半导体积体电路(semiconductor integrated circuit)的装置，利用非金属支撑部，防止铜金属内连线因化学机械研磨(CMP)制程产生之碟形凹陷效应，更重要的是由于此装置之特殊支撑部位置及形状设计，不会阻挡铜金属内连线内之电流传递，避免以往之支撑部设计因阻挡铜金属内连线内之电流传递，而导致使金属内连线部分电流过大而烧坏现象。

主权项

1.一种半导体积体电路装置,包括:一内连导线,包括一第一直线导电段部、一第二直线导电段部以及一转弯导电段部连结该第一、二直线导电段部;复数个非金属支撑部,设置在该第一、二直线导电段部内;其特征在于该转弯导电段部内不设置有非金属支撑部。2.一种半导体积体电路装置,包括:一内连导线,包括一第一直线导电段部、一第二直线导电段部以及一转弯导电段部连结该第一、二直线导电段部;复数个第一非金属支撑部,设置在该第一、二导电段部内;以及至少一个第二非金属支撑部且与第一非金属支撑部分离,设置于该转弯导电段部内。3.如申请专利范围第2或3项所述之半导体积体电路装置,其中,该第二非金属支撑部为复数个,且彼此独立。4.如申请专利范围第2或3项所述之半导体积体电路装置,其中,该等第二非金属支撑部以方形阵列排列。5.如申请专利范围第2或3项所述之半导体积体电路装置,其中,该等第二非金属支撑部以交错方式排列。图式简单说明:第1A~1C图表示习知镶嵌式铜金属内连线制程。第2A~2C图表示习知利用非金属支撑部避免CMP碟形凹陷效应制程。第3图为习知非金属支撑部于铜导线设计上视图。第4图为本发明之第1实施例上视图。第5图为本发明之第2实施例上视图。第6图为本发明之第3实施例上视图。