发明名称 堆叠型多晶片构装及其制程
摘要 一种堆叠型多晶片构装,包括:一基板。一第一晶片,具有一第一主动表面及对应之一第一晶片背面,其中第一晶片系配置在基板表面上的空间中。一第二晶片,具有一第二主动表面及对应之一第二晶片背面,其中第二晶片系配置在第一晶片背面上的空间中。多个凸块,分别配置在第一焊垫与第一接点之间。多个接合凸块,分别配置在第一晶片背面与第二晶片背面之间。多个导线,使第二焊垫与第二接点电性连接。一第一填充材料,包覆凸块。一第二填充材料,包覆接合凸块。以及一封装材料,至少包覆第一晶片、第二晶片及导线。
申请公布号 TW529141 申请公布日期 2003.04.21
申请号 TW091100096 申请日期 2002.01.07
申请人 日月光半导体制造股份有限公司 发明人 方仁广
分类号 H01L23/28 主分类号 H01L23/28
代理机构 代理人 詹铭文 台北市中正区罗斯福路二段一○○号七楼之一;萧锡清 台北市中正区罗斯福路二段一○○号七楼之一
主权项 1.一种堆叠型多晶片构装,其至少包括:一基板,具有一基板表面,并且该基板还具有复数个第一接点及复数个第二接点,配置在该基板表面上;一第一晶片,具有一第一主动表面及对应之一第一晶片背面,并且该第一晶片还具有复数个第一焊垫,配置在该第一主动表面上,其中该第一晶片系配置在该基板表面上的空间中,且该第一主动表面系面向该基板表面;一第二晶片,具有一第二主动表面及对应之一第二晶片背面,并且该第二晶片还具有复数个第二焊垫,配置在该第二主动表面上,其中该第二晶片系配置在该第一晶片背面上的空间中,且该第二晶片背面系面向该第一晶片背面;复数个凸块,分别配置在该些第一焊垫与该些第一接点之间;复数个接合凸块,分别配置在该第一晶片背面与该第二晶片背面之间;复数个导线,每一该些导线之一端焊合于该些第二焊垫之一,而每一该些导线之另一端焊合于该些第二接点之一;一第一填充材料,包覆该些凸块;一第二填充材料,包覆该些接合凸块;以及一封装材料,至少包覆该第一晶片、该第二晶片及该些导线。2.如申请专利范围第1项所述之堆叠型多晶片构装,还包括一球底金属层,位在该第一晶片背面上。3.如申请专利范围第2项所述之堆叠型多晶片构装,其中该球底金属层包括一阻障层,位在该第一晶片背面上,而该阻障层的材质系选自于钛、钨化钛及铬所组成的族群中之一种金属。4.如申请专利范围第3项所述之堆叠型多晶片构装,其中该球底金属层还包括一种子层,位在该阻障层上,而该种子层的材质包括铜。5.如申请专利范围第1项所述之堆叠型多晶片构装,还包括一球底金属层,位在该第二晶片背面上。6.如申请专利范围第5项所述之堆垒型多晶片构装,其中该球底金属层包括一阻障层,位在该第二晶片背面上,而该阻障层的材质系选自于钛、钨化钛及铬所组成的族群中之一种金属。7.如申请专利范围第6项所述之堆叠型多晶片构装,其中该球底金属层还包括一种子层,位在该阻障层上,而该种子层的材质包括铜。8.如申请专利范围第1项所述之堆叠型多晶片构装,其中该些接合凸块的材质系为锡铅合金。9.一种多晶片接合结构,其至少包括:一第一晶片,具有一第一晶片背面;一第二晶片,配置在该第一晶片背面上的空间中,且该第二晶片具有一第二晶片背面,且该第二晶片背面系面向该第一晶片背面;至少一凸块,配置在该第一晶片背面与该第二晶片背面之间。10.如申请专利范围第9项所述之多晶片接合结构,还包括一球底金属层,位在该第一晶片背面上。11.如申请专利范围第10项所述之多晶片接合结构,其中该球底金属层包括一阻障层,位在该第一晶片背面上,而该阻障层的材质系选自于钛、钨化钛及铬所组成的族群中之一种金属。12.如申请专利范围第11项所述之多晶片接合结构,其中该球底金属层还包括一种子层,位在该阻障层上,而该种子层的材质包括铜。13.如申请专利范围第9项所述之多晶片接合结构,还包括一球底金属层,位在该第二晶片背面上。14.如申请专利范围第13项所述之多晶片接合结构,其中该球底金属层包括一阻障层,位在该第二晶片背面上,而该阻障层的材质系选自于钛、钨化钛及铬所组成的族群中之一种金属。15.如申请专利范围第14项所述之多晶片接合结构,其中该球底金属层还包括一种子层,位在该阻障层上,而该种子层的材质包括铜。16.如申请专利范围第9项所述之多晶片接合结构,其中该凸块的材质系为锡铅合金。17.如申请专利范围第9项所述之多晶片接合结构,还包括一填充材料,包覆该凸块。图式简单说明:第1图绘示习知堆叠型多晶片构装之剖面示意图。第2图至第11图,其绘示依照本发明第一较佳实施例之一种堆叠型多晶片构装的制程剖面示意图。第12图绘示依照本发明第二较佳实施例之一种堆叠型多晶片构装之制程剖面示意图。第13图绘示依照本发明第三较佳实施例之一种堆叠型多晶片构装之制程剖面示意图。第14图绘示依照本发明第四较佳实施例之一种堆叠型多晶片构装之制程剖面示意图。第15图绘示依照本发明第五较佳实施例之一种堆叠型多晶片构装之制程剖面示意图。第16图绘示依照本发明第六较佳实施例之一种堆叠型多晶片构装之制程剖面示意图。第17图绘示依照本发明第七较佳实施例之一种堆叠型多晶片构装之剖面示意图。
地址 高雄市楠梓区加工出口区经三路二十六号