| 主权项 |
1.一种晶圆的分离方法,包含;沿着形成半导体元件的晶圆切割线或晶片分割线,形成比由该半导体元件的形成面侧完成时的晶片厚度还深的沟槽之制程;在该晶圆中的半导体元件的形成面上贴付保持构件之制程;磨削及研磨该晶圆的背面直到该完成时的晶片厚度,分离晶圆成各个晶片之制程;以及以多孔吸附保持且传送被分离的复数个晶片之制程。2.如申请专利范围第1项所述之晶圆的分离方法,其中使用于该多孔吸附的吸附材质之吸附面系实质的平面。3.如申请专利范围第1项所述之晶圆的分离方法,其中以多孔吸附保持且传送该被分离的复数个晶片之制程,系吸附保持且传送该被分离的复数个晶片的背面侧,使用于该多孔吸附的吸附材质之吸附面系凹面。4.如申请专利范围第1项所述之晶圆的分离方法,其中以多孔吸附保持且传送该被分离的复数个晶片之制程,系吸附保持且传送该被分离的复数个晶片的表面侧之该保持构件,使用于该多孔吸附的吸附材质之吸附面系凸面。5.如申请专利范围第1项所述之晶圆的分离方法,其中使用于该多孔吸附的吸附材质为吸附孔径小于0.5mm,孔的密度为每1mm2至少1个的板状。6.如申请专利范围第1项所述之晶圆的分离方法,其中使用于该多孔吸附的吸附材质为多孔陶瓷。7.如申请专利范围第1项所述之晶圆的分离方法,其中以多孔吸附保持且传送该被分离的复数个晶片之制程后,更具备洗涤该被分离的复数个晶片之制程。8.一种晶圆的分离方法,包含:沿着形成半导体元件的晶圆切割线或晶片分割线,形成比由该半导体元件的形成面侧完成时的晶片厚度还深的沟槽之制程;在该晶圆中的半导体元件的形成面上贴付第一保持构件之制程;磨削及研磨该晶圆的背面直到该完成时的晶片厚度,分离晶圆成各个晶片之制程;以多孔吸附保持且传送被分离的复数个晶片之制程。将被分离的复数个晶片背面贴在具有平环的第二保持构件之制程;以及剥除该第一保持构件之制程。9.如申请专利范围第8项所述之晶圆的分离方法,其中使用于该多孔吸附的吸附材质之吸附面系实质的平面。10.如申请专利范围第8项所述之晶圆的分离方法,其中以多孔吸附保持且传送该被分离的复数个晶片之制程,系吸附保持且传送该被分离的复数个晶片的背面侧,使用于该多孔吸附的吸附材质之吸附面系凹面。11.如申请专利范围第8项所述之晶圆的分离方法,其中以多孔吸附保持且传送该被分离的复数个晶片之制程,系吸附保持且传送该被分离的复数个晶片的表面侧之该保持构件,使用于该多孔吸附的吸附材质之吸附面系凸面。12.如申请专利范围第8项所述之晶圆的分离方法,其中使用于该多孔吸附的吸附材质为吸附孔径小于0.5mm,孔的密度为每1mm2至少1个的板状。13.如申请专利范围第8项所述之晶圆的分离方法,其中使用于该多孔吸附的吸附材质为多孔陶瓷。14.如申请专利范围第8项所述之晶圆的分离方法,其中该第二保持构件系将对贴着晶片的面涂布紫外线硬化性黏着剂的薄片贴到平环,照射紫外线使其硬化后,剥除该第一保持构件。15.如申请专利范围第8项所述之晶圆的分离方法,其中以多孔吸附保持且传送该被分离的复数个晶片之制程后,更具备洗涤该被分离的复数个晶片之制程。16.一种半导体装置的制造方法,包含:在晶圆的主表面形成半导体元件之制程;沿着该晶圆的切割线或晶片分割线,形成比由该晶圆的主表面完成时的晶片厚度还深的沟槽之制程;将保持构件贴付在该晶圆的主表面上之制程;磨削及研磨该晶圆的背面直到该完成时的晶片厚度,分离晶圆成各个晶片之制程;以多孔吸附保持且传送被分离的复数个晶片之制程;以及将被传送的各个晶片黏着在导线架,密封成封装的制程。17.如申请专利范围第16项所述之半导体装置的制造方法,其中使用于该多孔吸附的吸附材质之吸附面系实质的平面。18.如申请专利范围第16项所述之半导体装置的制造方法,其中以多孔吸附保持且传送该被分离的复数个晶片之制程,系吸附保持且传送该被分离的复数个晶片的背面侧,使用于该多孔吸附的吸附材质之吸附面系凹面。19.如申请专利范围第16项所述之半导体装置的制造方法,其中以多孔吸附保持且传送该被分离的复数个晶片之制程,系吸附保持且传送该被分离的复数个晶片的表面侧之该保持构件,使用于该多孔吸附的吸附材质之吸附面系凸面。20.如申请专利范围第16项所述之半导体装置的制造方法,其中使用于该多孔吸附的吸附材质为吸附孔径小于0.5mm,孔的密度为每1mm2至少1个的板状。21.如申请专利范围第16项所述之半导体装置的制造方法,其中使用于该多孔吸附的吸附材质为多孔陶瓷。22.如申请专利范围第16项所述之半导体装置的制造方法,其中以多孔吸附保持且传送该被分离的复数个晶片之制程后,更具备洗涤该被介离的复数个晶片之制程。23.一种半导体装置的制造方法,包含:在晶圆的主表面形成半导体元件之制程;沿着该晶圆的切割线或晶片分割线,形成比由该晶圆的主表面完成时的晶片厚度还深的沟槽之制程;将第一保持构件贴付在该晶圆的主表面上之制程;磨削及研磨该晶圆的背面直到该完成时的晶片厚度,分离晶圆成各个晶片之制程;以多孔吸附保持且传送被分离的复数个晶片之制程;将分离的复数个晶片的背面贴在具有平环的第二保持构件之制程;剥除该第一保持构件之制程;以及将各个晶片黏着在导线架,密封成封装的制程。24.如申请专利范围第23项所述之半导体装置的制造方法,其中使用于该多孔吸附的吸附材质之吸附面系实质的平面。25.如申请专利范围第23项所述之半导体装置的制造方法,其中以多孔吸附保持且传送该被分离的复数个晶片之制程,系吸附保持且传送该被分离的复数个晶片的背面侧,使用于该多孔吸附的吸附材质之吸附面系凹面。26.如申请专利范围第23项所述之半导体装置的制造方法,其中以多孔吸附保持且传送该被分离的复数个晶片之制程,系吸附保持且传送该被分离的复数个晶片的表面侧之该保持构件,使用于该多孔吸附的吸附材质之吸附面系凸面。27.如申请专利范围第23项所述之半导体装置的制造方法,其中使用于该多孔吸附的吸附材质为吸附孔径小于0.5mm,孔的密度为每1mm2至少1个的板状。28.如申请专利范围第23项所述之半导体装置的制造方法,其中使用于该多孔吸附的吸附材质为多孔陶瓷。29.如申请专利范围第23项所述之半导体装置的制造方法,其中该第二保持构件系将对贴着晶片的面涂布紫外线硬化性黏着剂的薄片贴到平环,照射紫外线使其硬化后,剥除该第一保持构件。30.如申请专利范围第23项所述之半导体装置的制造方法,其中以多孔吸附保持且传送该被分离的复数个晶片之制程后,更具备洗涤该被分离的复数个晶片之制程。31.一种晶圆的分离方法,包含:沿着形成半导体元件的晶圆切割线或晶片分割线,形成比由该半导体元件的形成面侧完成时的晶片厚度还深的沟槽之制程;在该晶圆中的半导体元件的形成面上贴付保持构件之制程;磨削及研磨该晶圆的背面直到该完成时的晶片厚度,分离晶圆成各个晶片之制程;以及以静电吸盘保持且传送被分离的复数个晶片之制程。图式简单说明:图1为用以说明习知的晶圆的分割方法及半导体装置的制造方法之图,显示在晶圆贴付表面保护胶带之制程的剖面图。图2为用以说明习知的晶圆的分割方法及半导体装置的制造方法之图,显示晶圆背面的磨削及研磨制程的剖面图。图3为用以说明习知的晶圆的分割方法及半导体装置的制造方法之图,显示剥除表面保护胶带之制程的剖面图。图4A为用以说明习知的晶圆的分割方法及半导体装置的制造方法之图,显示将晶圆固着于固定用薄片之平环的斜视图。图4B为用以说明习知的晶圆的分割方法及半导体装置的制造方法之图,显示将晶圆固着于固定用薄片之制程的剖面图。图5为用以说明习知的晶圆的分割方法及半导体装置的制造方法之图,显示晶圆的切割制程之剖面图。图6为用以说明习知的晶圆的分割方法及半导体装置的制造方法之图,显示拾取分离的晶片之制程的剖面图。图7为用以说明习知的晶圆的分割方法及半导体装置的制造方法之图,显示晶片贴合制程之斜视图。图8为用以说明依照本发明之第一实施例的晶圆的分割方法及半导体装置的制造方法之图,显示沿着切割线,在晶圆形成沟槽之制程的剖面图。图9为用以说明依照本发明之第一实施例的晶圆的分割方法及半导体装置的制造方法之图,显示在晶圆贴付表面保护胶带之制程的剖面图。图10为用以说明依照本发明之第一实施例的晶圆的分割方法及半导体装置的制造方法之图,显示晶圆背面的磨削及研磨制程(分割制程)的剖面图。图1l为用以说明依照本发明之第一实施例的晶圆的分割方法及半导体装置的制造方法之图,显示藉由多孔吸附保持被分割的晶圆之制程的剖面图。图12为用以说明依照本发明之第一实施例的晶圆的分割方法及半导体装置的制造方法之图,显示藉由多孔吸附传送晶片之制程的剖面图。图13为用以说明依照本发明之第一实施例的晶圆的分割方法及半导体装置的制造方法之图,显示洗涤晶片之制程的剖面图。图14A到14D分别为用以说明依照本发明之第一实施例的晶圆的分割方法及半导体装置的制造方法之图,显示将被传送的晶片黏着在导线架之制程的斜视图。图15为用以说明依照本发明之第一实施例的晶圆的分割方法及半导体装置的制造方法之图,显示晶片贴合制程之斜视图。图16为用以说明依照本发明之第一实施例的晶圆的分割方法及半导体装置的制造方法之图,显示密封成封装状态之半导体装置的剖面图。图17为用以说明依照本发明之第一实施例的晶圆的分割方法及半导体装置的制造方法之变形例图,显示藉由静电吸附保持被分割的晶圆之制程的剖面图。图18为用以说明依照本发明之第一实施例的晶圆的分割方法及半导体装置的制造方法之图,显示藉由静电吸附传送晶片之制程的剖面图。图19A为用以说明依照本发明之第二实施例的半导体装置的制造方法之图,显示将被分割的晶片收纳于承载盘(Tray)之制程的斜视图。图19B为用以说明依照本发明之第二实施例的半导体装置的制造方法之图,显示将收纳于承载盘的晶片黏着在导线架之制程的斜视图。以及图20为用以说明依照本发明之第三实施例的半导体装置的制造方法之图,显示密封成LOC封装时的半导体装置之剖面图。 |
