发明名称 半导体封装制程及其封装件
摘要 本发明系使用一厚的耐热胶带,并在其表面上舖一层铜层,在铜层上涂上感光灵敏之抗物质(光阻剂),之后以光源经设有电路图案的负片曝晒,使光阻剂留在铜层表面上,再进行蚀刻作业以留下具有电路图案的铜线,续将裸晶片以打线接合型态(Wire Bonding)或覆晶接合型态(Flip Chip)与铜线路接合后,以适用之封装方式封装后,撕去耐热胶带而成之封装件。
申请公布号 TW529140 申请公布日期 2003.04.21
申请号 TW090123852 申请日期 2001.09.26
申请人 华泰电子股份有限公司 发明人 谢文乐;黄宁;陈慧萍;蒋华文;张衷铭;涂丰昌;黄富裕;张轩睿;胡嘉杰;吕文隆
分类号 H01L23/28 主分类号 H01L23/28
代理机构 代理人 洪仁杰 高雄市三民区九如二路五九七号十四楼之二
主权项 1.一种半导体封装制程之封装件,其特征在于包括以耐热胶带为基垫,并在其上制作电路布线后与晶片作电性接合并封装成型后,移除耐热胶带成为一封装件者。2.一种半导体封装制程,其制程步骤为:a)在一耐热胶带上舖上一铜层;b)于铜层上再覆一层光阻剂;c)以一设计好之电路图形之负片于光源下照射光阻剂,使之曝光显影;d)续施行蚀刻作业后,清除光阻剂作成铜线路;e)将裸晶片直接贴在铜线路预留位置(耐热胶带上),并以打线接合方式将晶片与铜线路作电气接合;f)以环氧树脂封装后切割成粒状封装体;g)将粒装封装体撕去耐热胶带成为一封装件。3.一种半导体封装制程,其制程步骤为:a)在一耐热胶带上舖上一铜层;b)于铜层上再覆一层光阻剂;c)以一设计好之电路图形之负片于光源下照射光阻剂,使之曝光显影;d)续施行蚀刻作业后,清除光阻剂作成铜线路;e)将裸晶片翻转直接与铜线路预留位置作电气接合;f)以环氧树脂封装后切割成粒状封装体;g)将粒状封装体撕去耐热胶带成为一封装件。图式简单说明:第一图系习用之金属导线架之俯视图。第二图系习用之金属导线架之晶片打线接合封装剖视图。第三图系本发明之打线接合型态的电路布线俯视图暨一个单元之放大示意图。第四图A-G系本发明之打线接合型态制程示意图。第五图A-G系本发明之覆晶接合型态制程示意图。第六图A、B系本发明之覆晶接合型态封装件与习知金属导线架封装件之比较示意图。
地址 高雄市楠梓加工出口区中三街九号
您可能感兴趣的专利