| 主权项 |
1.一种半导体测试设备之时脉校正方法,其包含之步骤有:提供一校正装置,其包含有一积体电路模拟器与至少一示波器;将半导体测试设备之复数个输出端接触至该积体电路模拟器之复数个对应输入端;输出多个讯号由该半导体测试设备之复数个输出端至该积体电路模拟器;及选择性传送其中至少一讯号至该示波器,以量测实际之讯号失真程度。2.如申请专利范围第1项中所述之半导体测试设备之时脉校正方法,其中在输出步骤中多个讯号系经由该半导体测试设备上之探测卡输出至该积体电路模拟器。3.如申请专利范围第1项中所述之半导体测试设备之时脉校正方法,其另包含有:依测得之讯号失真程度校正该半导体测试设备之时脉驱动器。4.如申请专利范围第1项中所述之半导体测试设备之时脉校正方法,其中在输出步骤中讯号之输出频率系与实际测试之输出频率为相同。5.一种半导体测试设备之时脉校正装置,其包含有:一积体电路模拟器,其具有复数个输入端与至少一输出端,其中该积体电路模拟器之复数个输入端系对应于半导体测试设备之输出端;及至少一示波器,其电性连接至该积体电路模拟器之输出端。6.如申请专利范围第5项中所述之半导体测试设备之时脉校正装置,其中该积体电路模拟器系为一晶圆模拟器。7.如申请专利范围第5项中所述之半导体测试设备之时脉校正装置,其中该积体电路模拟器系为一晶片模拟器。8.如申请专利范围第5项中所述之半导体测试设备之时脉校正装置,其中该积体电路模拟器系为一半导体封装结构之模拟器。9.如申请专利范围第5项中所述之半导体测试设备之时脉校正装置,其中该积体电路模拟器系包含有一讯号接受电路与一讯号选择电路。10.如申请专利范围第5项中所述之半导体测试设备之时脉校正装置,其另包含有一讯号选择装置,其连接该积体电路模拟器与该示波器。图式简单说明:第1图:依本发明之一具体实施例,一半导体测试设备与一校正装置之示意图;第2图:依本发明之一具体实施例,该校正装置与半导体测试设备之电路连接示意图;及第3图:依本发明之另一具体实施例,一校正装置与半导体测试设备之电路连接示意图。 |
