| 主权项 |
1.一种静电放电保护结构之制造方法,包括下列步骤:提供具有一闸极结构之一基底;形成一源极区与一汲极区于该闸极结构两侧之该基底内;以及形成一缺陷结构区于该汲极区内。2.如申请专利范围第1项所述之静电放电保护结构之制造方法,其中形成该缺陷结构区系利用离子布植制程来形成缺陷结构。3.如申请专利范围第2项所述之静电放电保护结构之制造方法,其中该离子布植制程系植入锗(Ge)或氩(Ar)离子。4.如申请专利范围第3项所述之静电放电保护结构之制造方法,其中,该锗离子之植入剂量大抵为5E14-1E16atom/cm3,能量则大抵为40-60Kev。5.一种静电放电保护结构之制造方法,包括下列步骤:提供一具有第一导电型态之基底;形成一闸极结构于该基底表面;以该闸极结构为遮蔽罩幕,将具有第二导电型态之离子植入该基底内,形成一淡掺杂区;于该闸极结构之侧壁形成间隙壁;以该闸极结构和间隙壁为遮蔽罩幕,将具有第二导电型态之离子植入该基底,形成一源极区与一汲极区;以及形成一缺陷结构区于该汲极区内。6.如申请专利范围第5项所述之静电放电保护结构之制造方法,其中在形成该淡掺离区之后,更对该淡掺杂区进行一回火制程。7.如申请专利范围第5项所述之静电放电保护结构之制造方法,其中在形成该源∕汲极区之后,更对该源∕汲极区进行一回火制程。8.如申请专利范围第5项所述之静电放电保护结构之制造方法,其中,该第一导电型态为P型,该第二导电型态为N型。9.如申请专利范围第5项所述之静电放电保护结构之制造方法,其中,该第一导电型态为N型,该第二导电型态为P型。10.如申请专利范围第5项所述之静电放电保护结构之制造方法,其中形成该缺陷结构区系利用离子布植制程来形成缺陷结构。11.如申请专利范围第10项所述之静电放电保护结构之制造方法,其中该离子布植制程系植入锗(Ge)或氩(Ar)离子。12.如申请专利范围第11项所述之静电放电保护结构之制造方法,其中,该锗离子之植入剂量大抵为5E14-1E16atom/cm3,能量则大抵为40-60Kev。13.如申请专利范围第5项所述之静电放电保护结构之制造方法,其中,该淡掺杂区系经由离子布植制程将N-型离子植入于该基底内。14.如申请专利范围第13项所述之静电放电保护结构之制造方法,其中该N-型离子系包括含磷和含砷离子之一者,其植入剂量大抵为5E13-5E19atom/cm3,能量则大抵为10-50Kev。15.如申请专利范围第5项所述之静电放电保护结构之制造方法,其中,该源∕汲极区系经由离子布植制程将N+型离子植入于该基底内而形成N+型浓掺杂区。16.如申请专利范围第15项所述之静电放电保护结构之制造方法,其中,该N+型离子系包括含磷和含砷离子之一者,其植入剂量大抵为2E20-2E21atom/cm3,能量则大抵为40-80Kev。17.如申请专利范围第5项所述之静电放电保护结构之制造方法,其中,在形成该缺陷结构区之后,无须再进行回火制程。18.一种静电放电保护结构之制造方法,包括下列步骤:提供一P型基底;形成一闸极结构于基底表面;以闸极结构为遮蔽罩幕,将N型离子植入基底内,形成一N-型淡掺杂区;于该闸极结构之侧壁形成间隙壁;以该闸极结构和间隙壁为遮蔽罩幕,将N型离子植入基底,形成N+型之一源极区与一汲极区;以及于该汲极区内形成一缺陷结构区。19.如申请专利范围第18项所述之静电放电保护结构之制造方法,其中形成该缺陷结构区系利用离子布植制程来形成缺陷结构。20.如申请专利范围第19项所述之静电放电保护结构之制造方法,其中该离子布植制程系植入锗(Ge)或氩(Ar)离子。21.如申请专利范围第20项所述之静电放电保护结构之制造方法,其中,在形成该缺陷结构区之后,无须再进行回火制程。22.一种静电放电保护结构,至少包括:一基底;一闸极结构,位于该基底表面;一源∕汲极,位于该用极结构两侧之该基底内;以及一缺陷结构区,位于该汲极内。23.如申请专利范围第22项所述之静电放电保护结构,其中该闸极结构可更包括有绝缘间隙壁,位于该闸极结构之两侧壁上。24.如申请专利范围第22项所述之静电放电保护结构,其中位于该汲极内的该缺陷结构区的范围,系从该半导体基底表面开始,并延伸至垂直深度大抵为200-400埃之处。25.一种静电放电保护结构,至少包括;一半导体基底,其具有第一导电型态;一闸极结构,位于该半导体基底表面;一源∕汲极,其具有第二导电型态,位于该闸极结构两例之半导体基底内;以及一缺陷结构区,位于该汲极内。26.如申请专利范围第25项所述之静电放电保护结构,其中该第一导电型态为P型,第二导电型态为N型。27.如申请专利范围第25项所述之静电放电保护结构,其中该第一导电型态为N型,第二导电型态为P型。28.如申请专利范围第25项所述之静电放电保护结构,其中位于该汲极内的该缺陷结构区的范围,系从该半导体基底表面开始,并延伸至垂直深度大抵为200-400埃之处。29.如申请专利范围第25项所述之静电放电保护结构,其中该闸极结构可更包括有绝缘间隙壁,位于该闸极结构之两侧壁上。图式简单说明:第1图系显示传统具静电放电保护结构之内部电路元件示意图。第2图系显示第1图之传统静电放电保护结构之半导体剖面图。第3至4图系显示本发明之静电放电保护结构之制造流程剖面图。第5图系显示本发明之静电放电保护结构,以及内建寄生双载子电晶体示意图。 |
