用以连接各种功能模组之埠管理员控制器

摘要

本发明揭示一种用以连接位于建议之电脑或通讯系统内之各种功能模组的改善方法及装置。根据本发明的原理，埠管理员控制器(PMC)具有直接的介面，可连接到每一项功能模组，以及连接到像是系统记忆体或处理器(CPU)之类的主机元件。埠管理员控制器(PMC)取代先前技术的本机汇流排及仲裁器。埠管理员控制器(PMC)会优先处理功能模组存取主机元件的所有请求。埠管理员控制器(PMC)根据预先定义的参数(例如，优先权、效率、及/或计时)排定收到之请求的顺序。埠管理员控制器(PMC)也能够动态调节负载条件，以及重新排列收到的请求，以便有效利用可用的频宽。因此，埠管理员控制器(PMC)缩短等待时间并改善电脑或通讯系统的效能。埠管理员控制器(PMC)能够同时处理一项以上的请求。埠管理员控制器(PMC)也可避免因新增新功能模组或移除旧功能模组而需要更改汇流排架构，并且允许重新使用旧功能模组。埠管理员控制器(PMC)也可减少对内部缓冲器的需求，进而降低制造成本。

主权项

1.一种用以控制多个功能模组对主机元件进行存取的埠管理员控制器(PMC),其中该埠管理员控制器(PMC)包括:(a)一主机元件埠,其组态配置系连接到主机元件;以及(b)至少两个功能模组埠,每个功能模组埠的组态配置都是经由一点对点连线,连接到其中一项功能模组,其中该埠管理员控制器(PMC)的组态配置是(1)从位于埠管理员控制器(PMC)之第一功能模组埠的第一功能模组接收第一存取请求,以及(2)排定第一存取期间,以便经由主机元件埠及第一功能模组埠在第一功能模组与主机元件之间进行资料交换。2.如申请专利范围第1项的埠管理员控制器(PMC),其中该埠管理员控制器(PMC)的组态配置是于第一存取期间,接受来自一与第一功能模组不同之第二功能模组的第二存取请求。3.如申请专利范围第2项的埠管理员控制器(PMC),其中该埠管理员控制器(PMC)的组态配置是排定第二存取期间,以便在第二功能模组与主机元件之间进行资料交换,以回应第二存取请求,而不需要第二功能模组传送任何其他的存取请求。4.如申请专利范围第1项的埠管理员控制器(PMC),其中该埠管理员控制器(PMC)的组态配置是根据第一功能模组相对于其他功能模组的优先权等级来排定第一存取期间。5.如申请专利范围第4项的埠管理员控制器(PMC),其中该埠管理员控制器(PMC)的组态配置是根据第一功能模组的优先权等级来控制至少一项开始时间及第一存取期间的持续时间。6.如申请专利范围第1项的埠管理员控制器(PMC),其中至少两个功能模组埠的组态配置是连接到单一功能模组。7.如申请专利范围第1项的埠管理员控制器(PMC),其中可分别将每个功能模组埠程式化,以便作为双向埠或单向埠运作。8.如申请专利范围第1项的埠管理员控制器(PMC),其中点对点连线是单向连线。9.如申请专利范围第1项的埠管理员控制器(PMC),其中点对点连线是双向连线。10.如申请专利范围第1项的埠管理员控制器(PMC),其中该埠管理员控制器(PMC)包括:(a)系统介面核心逻辑(SICL),组态配置成连接到主机元件;(b)方向与资料格式控制逻辑(DDFCL),组态配置成连接到系统介面核心逻辑(SICL),并且经由多个DDFCL埠连接到彼等功能模组;(c)存取同意逻辑(AGL),组态配置成连接到方向与资料格式控制逻辑(DDFCL),并且经由多个AGL埠连接到彼等功能模组;(d)优先权分析逻辑(PRL),组态配置成连接到方向与资料格式控制逻辑(DDFCL),并且经由多个PRL埠连接到彼等功能模组;以及(e)资料有效逻辑(DVL),组态配置成连接到优先权分析逻辑(PRL),并且经由多个DVL埠连接到彼等功能模组,其中:优先权分析逻辑(PRL)及方向与资料格式控制逻辑(DDFCL)经由对应之PRL埠及DDFCL埠,从一项功能模组接收一个或一个以上的控制信号,以便请求存取主机元件;优先权分析逻辑(PRL)决定是否同意存取功能模组;如果优先权分析逻辑(PRL)同意存取,则存取同意逻辑(AGL)会经由AGL埠,将一存取同意信号传送到功能模组;以及功能模组存取期间,将透过对应之DDFCL埠,经由系统介面核心逻辑(SICL)及方向与资料格式控制逻辑(DDFCL),在功能模组与主机元件之间交换资料,并且,资料有效逻辑(DVL)经由对应之DVL埠,将资料有效信号传送到功能模组。11.如申请专利范围第10项的埠管理员控制器(PMC),其中优先权分析逻辑(PRL)、存取同意逻辑(AGL)、资料有效逻辑(DVL)、以及方向与资料格式控制逻辑(DDFCL)经由一内部滙流排进行通讯。12.如申请专利范围第10项的埠管理员控制器(PMC),其中优先权分析逻辑(PRL)包括一暂存器,该暂存器储存与每项功能模组有关的优先权资讯。13.如申请专利范围第12项的埠管理员控制器(PMC),其中优先权分析逻辑(PRL)能够监视来自每项功能模组之存取请求的数量,并根据监视资讯更新暂存器中的优先权资讯。14.如申请专利范围第12项的埠管理员控制器(PMC),其中优先权分析逻辑(PRL)能够在产生存取同意逻辑(AGL)的控制信号之前,先评估暂存器中的优先权资讯。15.如申请专利范围第10项的发明,其中优先权分析逻辑(PRL)能够处理来自每项功能模组的正确存取请求或优先权存取请求。16.如申请专利范围第10项的埠管理员控制器(PMC),其中方向与资料格式控制逻辑(DDFCL)的每个埠可选择及分开设定组态配置,以便设定成单向输入埠、单向输出埠、或双向埠。17.如申请专利范围第1项的埠管理员控制器(PMC),其中该埠管理员控制器(PMC)系配置于直接传送于该主机元件埠与该第一功能模组埠之间的资料。图式简单说明:图1显示先前技艺之系统100之各种元件的方块图;图2显示根据本发明具体实施例之电脑或通讯系统的方块图;图3显示图2显示之埠管理员控制器(PMC)内各种元件的方块图。