| 主权项 |
1.一种积体电路之虚拟图案(Dummy Pattern),系藉以改善一铜金属内连线与一沈积层进行一氧化还原反应而产生的腐蚀现象,该积体电路之虚拟图案至少包括:一虚拟区域位于该沈积层中,其中该虚拟区域之一面系暴露于该沈积层之表面;以及一虚拟导线,其中该虚拟导线之一端系与该虚拟区域之另一面相互连接,且该虚拟导线之另一端系与该铜金属内连线相互连接。2.如申请专利范围第1项所述之积体电路之虚拟图案,其中上述之虚拟区域与该虚拟导线系由一铜金属材料所构成。3.如申请专利范围第1项所述之积体电路之虚拟图案,其中上述之沈积层系一介电层。4.如申请专利范围第3项所述之积体电路之虚拟图案,其中上述之介电层系采用化学气相沈积(CVD)与旋转涂布(Spin-On)二者择一之方法所形成。5.如申请专利范围第1项所述之积体电路之虚拟图案,其中上述之虚拟区域系藉以使得一化学机械研磨(CMP)步骤可更加平坦化。6.如申请专利范围第1项所述之积体电路之虚拟图案,其中该虚拟区域系一虚拟焊垫(Dummy Pad)结构。7.如申请专利范围第1项所述之积体电路之虚拟图案,其中该虚拟区域系一虚拟连线(Dummy Line)结构。8.如申请专利范围第1项所述之积体电路之虚拟图案,其中该虚拟区域系一虚拟介层窗(Dummy Via)结构。9.一种改善铜金属内连线腐蚀现象之积体电路结构,至少包括:一基材;一第一铜金属内连线位于该基材上;一介电层位于该第一铜金属内连线上;一第二铜金属内连线位于该介电层中,其中该第二铜金属内连线之一端系与该第一铜金属内连线相互连接,而该第二铜金属内连线之另一端系暴露于该介电层之表面;以及一虚拟图案位于该介电层中,该虚拟图案至少包括:一虚拟区域,其中该虚拟区域之一面系暴露于该介电层之表面;以及一虚拟导线,其中该虚拟导线之一端系与该虚拟区域之另一面相互连接,且该虚拟导线之另一端系与该第一铜金属内连线相互连接。10.如申请专利范围第9项所述之改善铜金属内连线腐蚀现象之积体电路结构,其中上述之虚拟图案系由一铜金属材料所构成。11.如申请专利范围第9项所述之改善铜金属内连线腐蚀现象之积体电路结构,其中上述之介电层系采用化学气相沈积与旋转涂布二者择一之方法所形成。12.如申请专利范围第9项所述之改善铜金属内连线腐蚀现象之积体电路结构,其中上述之虚拟区域系藉以使得一化学机械研磨步骤可更加平坦化。13.如申请专利范围第9项所述之改善铜金属内连线腐蚀现象之积体电路结构,其中该虚拟区域系一虚拟焊垫结构。14.如申请专利范围第9项所述之改善铜金属内连线腐蚀现象之积体电路结构,其中该虚拟区域系一虚拟连线结构。15.如申请专利范围第9项所述之改善铜金属内连线腐蚀现象之积体电路结构,其中该虚拟区域系一虚拟介层窗结构。16.如申请专利范围第9项所述之改善铜金属内连线腐蚀现象之积体电路结构,其中上述之第二铜金属内连线系为一金属插塞(Plug)结构。图式简单说明:第1图所绘示为一般积体电路元件,其中一金属连线层之上视图;第2a图所绘示为一般积体电路之部分结构上视图;第2b图所绘示为一般积体电路之部分结构剖面图;第3a图所绘示为应用本发明虚拟图案之积体电路部分结构之上视图;以及第3b图所绘示为应用本发明虚拟图案之积体电路部分结构之剖面图。 |
