| 主权项 |
1.一种记忆体装置制造方法,包含:提供一记忆体基板,该记忆体基板包含一基板、一记忆胞区、一周边电路区、一第一介电层、以及一第一金属层,该记忆胞区与该周边电路区形成于该基板上,该第一介电层系形成于该记忆胞区与该周边电路区上,该第一金属层形成于该第一介电层上;沉积一绝缘层于该第一金属层与未被该第一金属层所覆盖之该第一介电层上;沉积一遮蔽金属层于该绝缘层上;蚀刻该绝缘层与该遮蔽金属层,以便移除该第一金属层上的该绝线层与该遮蔽金层层,以及移除该周边电路区上方的该遮蔽金属层;形成一第二介电层于该遮蔽金属层、未被该遮蔽金层层所覆盖之该绝缘层以及未被该遮蔽金属层与该绝缘层所覆盖之该第一金属层上;以及形成一第二金属层于该第二介电层上。2.如申请专利范围第1项所述之记忆体装置制造方法,其中该第一介电层系一内介电层(ILD)。3.如申请专利范围第1项所述之记忆体装置制造方法,其中该第二介电层系一金属内介电层(IMD)。4.如申请专利范围第1项所述之记忆体装置制造方法,其中该第一金属层透过形成于该第一介电层中的复数个接触孔(contact hole)分别与该记忆胞区以及该周边电路区电连接。5.如申请专利范围第1项所述之记忆体装置制造方法,其中该第三金属层透过形成于该第二介电层中的复数个接触孔分别与该第一金属层电连接。6.如申请专利范围第1项所述之记忆体装置制造方法,其中蚀刻该绝缘层与该遮蔽金属层系使用乾蚀刻技术。7.如申请专利范围第1项所述之记忆体装置制造方法,其中该遮蔽金属层之材质为氮化矽。8.如申请专利范围第1项所述之记忆体装置制造方法,其中该遮蔽金属层之材质为氮化钛。9.如申请专利范围第1项所述之记忆体装置制造方法,其中该遮蔽金属层之材质为钛。10.如申请专利范围第1项所述之记忆体装置制造方法,其中该记忆体基板更包含一间隙壁(spacer),其系形成于该第一金属层之侧边。11.如申请专利范围第10项所述之记忆体装置制造方法,其中该记忆体基板更包含一遮障层(barrier layer),其系形成于该第一介电层上方,以及该第一金属层与该间隙壁下方。12.如申请专利范围第11项所述之记忆体装置制造方法,其中该遮障层之材质为氮化钛。13.如申请专利范围第11项所述之记忆体装置制造方法,其中该遮障层之材质为钛。14.一种记忆体装置,包含:一记忆体基板,其包含一基板、一记忆胞区、一周边电路区、一第一介电层、以及一第一金属层,该记忆胞区与该周边电路区形成于该基板上,该第一介电层系形成于该记忆胞区与该周边电路区上,该第一金属层形成于该第一介电层上;一绝缘层,其形成于未被该第一金属层所覆盖之该第一介电层上;一遮蔽金属层,其形成于该记忆胞区上方之该绝缘层上;一第二介电层,其形成于该遮蔽金属层、未被该遮蔽金属层所覆盖之该绝缘层以及未被该遮蔽金属层与该绝缘层所覆盖之该第一金属层上;以及一第二金属层,其形成于该第二介电层上。15.如申请专利范围第14项所述之记忆体装置,其中该第一介电层系一内介电层(ILD)。16.如申请专利范围第14项所述之记忆体装置,其中该第二介电层系一金属内介电层(IMD)。17.如申请专利范围第14项所述之记忆体装置,其中该第一金属层透过形成于该第一介电层中的复数个接触孔分别与该记忆胞区以及该周边电路区电连接。18.如申请专利范围第14项所述之记忆体装置,其中该第二金属层透过形成于该第二介电层中的复数个接触孔分别与该第一金属层电连接。19.如申请专利范围第14项所述之记忆体装置,其中该遮蔽金属层之材质为氮化矽。20.如申请专利范围第14项所述之记忆体装罩,其中该遮蔽金属层之材质为氮化钛。21.如申请专利范围第14项所述之记忆体装置,其中该遮蔽金属层之材质为钛。22.如申请专利范围第14项所述之记忆体装置,其中该记忆体基板更包含一间隙壁,其系形成于该第一金属层之侧边。23.如申请专利范围第22项所述之记忆体装置,其中该记忆体基板更包含一遮障层,其系形成于该第一介电层上方,以及该第一金属层与该间隙壁下方。24.如申请专利范围第23项所述之记忆体装置,其中该遮障层之材质为氮化钛。25.如申请专利范围第23项所述之记忆体装置,其中该遮障层之材质为钛。图式简单说明:图1为一示意图,显示依本发明较佳实施例之记忆体装置的示意图。图2为一示意图,显示如图1所示之记忆体装置之记忆体基板的示意图。图3A-3C为示意图,显示依本发明较佳实施例之记忆体装置制造方法之流程的示意图。 |
