| 主权项 |
1.一种半导体装置,其特征包含:半导体元件;焊垫,形成于该半导体元件的表面;绝缘层,在该半导体元件上,形成于不覆盖该焊垫的位置;凸块焊垫,形成于该绝缘层上;配线,电性连接形成于该半导体元件表面的焊垫与该凸块焊垫;以及外部连接端子,形成于该凸块焊垫之上,其中该绝缘层系使用光罩印刷绝缘材料而形成,厚度为35至150微米,具有倾斜部,该配线的一部分也形成于该绝缘层的倾斜部。2.如申请专利范围第1项所述之半导体装置,其中该绝缘层具有粒子。3.一种半导体装置,其特征包含:半导体元件;焊垫,形成于该半导体元件的表面;绝缘层,在该半导体元件上,形成于不覆盖该焊垫的位置;凸块焊垫,形成于该绝缘层上;配线,电性连接形成于该半导体元件表面的焊垫与该凸块焊垫;以及外部连接端子,形成于该凸块焊垫之上,其中该绝缘层系使用具有粒子的绝缘材料而形成,厚度为35至150微米,具有倾斜部,该配线的一部分也形成于该绝缘层的倾斜部。4.如申请专利范围第2项或第3项所述之半导体装置,其中以和形成该绝缘层的绝缘材料相同的材料来构成该粒子。5.如申请专利范围第2项或第3项所述之半导体装置,其中该绝缘层中的粒子,其在该半导体元件侧附近的粒子直径比在该外部连接端子侧附近的粒子直径大。6.如申请专利范围第2项或第3项所述之半导体装置,其中该粒子直径小于10微米。7.如申请专利范围第1项或第3项所述之半导体装置,其中在该绝缘层的倾斜部与该绝缘层的厚度约略一定的平坦部的边界附近中,具有膨胀部分。8.如申请专利范围第1项或第3项所述之半导体装置,其中该绝缘层的厚度约35至150微米。9.如申请专利范围第1项或第3项所述之半导体装置,其中该绝缘层的厚度为该半导体元件的厚度之1/20至1/5。10.如申请专利范围第1项或第3项所述之半导体装置,其中该绝缘层的倾斜部的倾斜相对于该半导体元件的电路面约5%至约30%。11.如申请专利范围第1项或第3项所述之半导体装置,其中该绝缘层的弹性率约0.1GPa至约10GPa。12.如申请专利范围第1项或第3项所述之半导体装置,其中该绝缘层系由硬化温度为摄氏约100度到约250度的材料所构成。13.如申请专利范围第1项或第3项所述之半导体装置,其中该绝缘层的玻态转变温度为摄氏150度到400度。14.如申请专利范围第1项或第3项所述之半导体装置,其中该绝缘层的热分解温度为摄氏300度到450度。15.一种半导体装置,其特征包含:半导体元件;焊垫,形成于该半导体元件的表面;绝缘层,在该半导体元件上,形成于不覆盖该焊垫的位置;凸块焊垫,形成于该绝缘层上;配线,电性连接形成于该半导体元件表面的焊垫与该凸块焊垫;以及外部连接端子,形成于该凸块焊垫之上,其中该绝缘层的玻态转变温度为摄氏150度到400度,该绝缘层的热分解温度为摄氏300度到450度,厚度为35至150微米,具有倾斜部,该配线的一部分也形成于该绝缘层的倾斜部。16.如申请专利范围第1项或第3项所述之半导体装置,其中该绝缘层至少由聚醯亚胺、聚醯胺、聚醯胺-醯亚胺、环氧、苯酚、聚矽氧烷之任何一种所构成。17.如申请专利范围第1项或第3项所述之半导体装置,其中该绝缘层的特性在厚度方向不同,该半导体元件侧的绝缘层特性接近该半导体元件的特性,该外部连接端子侧的绝缘层特性接近搭载该半导体装置的基板特性。18.如申请专利范围第1项或第3项所述之半导体装置,其中该绝缘层的特性在厚度方向不同,该绝缘层的特性自该外部连接端子朝该半导体元件热膨胀系数变小。图式简单说明:图1系显示本发明的半导体装置之一实施例的构造之部分剖面图。图2系显示本实施例的半导体装置连续地形成之状态的俯视图。图3系显示本发明的半导体装置之制造工程的一例图。图4系显示本发明的半导体装置之制造工程的一例图。图5系显示本发明的半导体装置之制造工程的一例图。图6系显示使用于本发明的应力缓和层之形成的印刷用光罩图。图7系显示印刷应力缓和层的工程图。图8系显示印刷光罩自晶圆上升的版分离工程图。图9系显示形成应力缓和层之半导体装置图。图10系显示使曝光用光罩黏着于光阻之状态图。图11系显示再配线用配线的一例图。图12系显示再配线用配线的其他一例图。图13系显示实际的再配线用配线图案的显影不足图。图14系显示再配线用配线的其他一例图。图15系显示再配线用配线的其他一例图。图16系显示再配线用配线的其他一例图。图17系显示经过到本发明中的第七工程之半导体装置的图。图18系显示应力缓和层的膜厚与应力的关系图。图19系显示应力缓和层的膜厚与线的关系图。图20系显示本发明的半导体装置的构造之一实施例图。图21系显示本发明的半导体装置的构造之一实施例图。图22系显示本发明的半导体装置的构造之一实施例图。图23系显示本发明的半导体装置的构造之一实施例图。图24系显示部分地使应力缓和层的膜厚变薄的半导体装置图。图25系显示部分地使应力缓和层的膜厚变薄的半导体装置连接于电路基板的状态图。图26系显示本发明的半导体装置的构造之一实施例图。图27系显示横跨半导体装置与邻近的半导体装置之边界,形成应力缓和层的状态图。图28系显示切断应力缓和层的方法图。图29系搭载半导体装置于基板之一实施例图。图30系搭载半导体装置于基板之其他的一实施例图。图31系显示习知的半导体装置图。图32系显示连接习知的半导体装置于电路基板的状态图。图33系显示本发明的半导体装置之构造的一实施例图。图34系显示本发明的半导体装置之构造的其他一实施例图。图35系显示本发明的半导体装置之构造的其他一实施例图。图36系显示本发明的半导体装置之构造的其他一实施例图。图37系显示本发明的半导体装置之构造的一实施例图。图38系显示本发明的半导体装置之构造的其他一实施例图。图39系显示本发明的半导体装置之构造的其他一实施例图。图40系显示本发明的半导体装置之构造的其他一实施例图。图41系显示玻态转变温度与线膨胀系数的关系图。 |
