具有时钟信号传送线的半导体集成电路器件

摘要

本发明的课题是提供一种当在多条信号线上传送时钟信号时能够减小时钟脉冲相位差的半导体集成电路器件。半导体集成电路器件内的时钟信号传送线包含：沿其规定方向排列的多个直线部分和连接各个直线部分的多个折返部。连接时钟信号的多条信号线中的至少有2条与不同的直线部分连接。

主权项

1.一种半导体集成电路器件，其特征在于：具备：包含使其直线方向成为平行而排列的多个直线部分，从它的布线上的某点沿各自的直线方向依次经由上述多个直线部分，形成通向该布线上的另外的点的路径的时钟信号传送线；与时钟信号同步工作的多个存储电路；以及从各个上述时钟信号传送线分支出来，向上述多个存储电路中的至少一个供给时钟信号的多条信号线，上述时钟信号传送线至少包含一个部分，该部分将在其路径上以其直线方向的一个方向在上述多个直线部分的一个部分上传送的时钟信号向该直线方向的反方向折返，向上述多个直线部分的另一部分传送，上述多条信号线包含与上述多个直线部分中的第1直线部分连接的第1信号线和与上述多个直线部分中的上述第1直线部分不同的第2直线部分连接的第2信号线。