| 发明名称 | 层叠型半导体装置 | ||
| 摘要 | 一种层叠了多层半导体集成电路芯片的层叠型半导体装置，各半导体集成电路芯片包括：保持被电气性写入的自己的识别信息的保持电路；在层叠了多层半导体集成电路芯片的状态下，在保持电路上设定自己的识别信息的识别信息设定电路；用于在保持电路上设定自己的识别信息才至少一个设定端子；其中，各半导体集成电路芯片对应的设定端子之间都共同连接。 | ||
| 申请公布号 | CN1411062A | 申请公布日期 | 2003.04.16 |
| 申请号 | CN02144069.7 | 申请日期 | 2002.09.29 |
| 申请人 | 株式会社东芝 | 发明人 | 松尾美惠;今宫贤一 |
| 分类号 | H01L25/065;H01L23/00 | 主分类号 | H01L25/065 |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 李峥;陈海红 |
| 主权项 | 1.一种层叠了多层半导体集成电路芯片的层叠型半导体装置，上述各半导体集成电路芯片，包含：保持电路，用于保持电气写入的自己的识别信息；识别信息设定电路，用于在层叠了上述多层半导体集成电路芯片状态下，在上述保持电路上设定自己的识别信息；以及用于在上述保持电路上设定自己的识别信息的至少一个设定端子；其中，对应于上述半导体集成电路芯片的设定端子都共同地连接。 | ||
| 地址 | 日本东京 | ||