发明名称 | 连接一传导线迹至一半导体芯片的方法 | ||
摘要 | 本发明涉及一种连接传导线迹至半导体芯片的方法,包括芯片上的传导衬垫对准传导线迹的通孔,同时底层覆盖通孔于芯片对侧,其中传导线迹于底层属于不同材料,去除部分或全部底层因而暴露出通孔,以及在通孔形成一接点其电连接传导线迹与衬垫。该方法包括电镀传导线迹至底层上,在衬垫与通孔对准后而在去除部分或全部底层前,以机械方式附着芯片至传导线迹,以及形成开口在位于通孔正下方的黏着剂,因而于去除部分或全部底层后而于形成接点前暴露出衬垫。 | ||
申请公布号 | CN1411044A | 申请公布日期 | 2003.04.16 |
申请号 | CN01135441.0 | 申请日期 | 2001.09.28 |
申请人 | 钰桥半导体股份有限公司 | 发明人 | 林文强 |
分类号 | H01L21/60 | 主分类号 | H01L21/60 |
代理机构 | 上海专利商标事务所 | 代理人 | 陈亮 |
主权项 | 1、一种连接一传导线迹至一半导体芯片的方法,包含:对准一芯片上的一传导衬垫与一传导线迹的通孔,而底层覆盖芯片对侧通孔,其中传导线迹及底层属于不同材料;去除部分或全部底层,因而暴露出通孔;以及形成一接点于通孔其电连接传导线迹与衬垫。 | ||
地址 | 台湾省台北市北投区立德路一五七号三楼 |