发明名称 | 半导体装置用衬底的制造方法及半导体装置用衬底 | ||
摘要 | 本发明提供了一种表面的晶体缺陷少,且具有在有SOI的结构的区域与没有SOI结构的区域之间没有段差的平坦表面的半导体装置用衬底的制造方法及半导体装置用衬底。该方法包括:掩模层形成步骤,借助绝缘层22,在与半导体衬底12绝缘的半导体层上形成被形成图案的掩模层35、42;沟槽形成步骤,依据掩模层的图案蚀刻半导体层,形成向上述绝缘层贯通的沟槽54;保护部形成步骤,蚀刻比绝缘层的厚度薄的堆积于半导体衬底上的保护层,形成包覆沟槽侧面的侧壁保护部94;蚀刻步骤,从沟槽的底面开始到半导体衬底蚀刻绝缘层;以及单晶体层形成步骤,从通过绝缘层的蚀刻露出的半导体衬底的表面开始生成单晶体层52。 | ||
申请公布号 | CN1411033A | 申请公布日期 | 2003.04.16 |
申请号 | CN02143261.9 | 申请日期 | 2002.09.25 |
申请人 | 株式会社东芝 | 发明人 | 永野元;山田敬;佐藤力;水岛一郎;親松尚人 |
分类号 | H01L21/00;H01L21/302 | 主分类号 | H01L21/00 |
代理机构 | 北京市中咨律师事务所 | 代理人 | 李峥;陈海红 |
主权项 | 1、一种半导体装置用衬底的制造方法,其特征在于,该方法包括:掩模层形成步骤,在借助电绝缘性的绝缘层与半导体衬底绝缘的半导体层上形成被形成图像的掩模层;沟槽形成步骤,依据上述掩模层的图案至少将上述半导体层蚀刻,形成向上述绝缘层贯通的沟槽;保护部形成步骤,蚀刻在上述半导体衬底上堆积的比上述绝缘层的厚度薄的保护层,形成包覆上述沟槽侧面的侧壁保护部;蚀刻步骤,蚀刻从上述沟槽底面至上述半导体衬底的上述绝缘层;以及单晶体层形成步骤,从通过蚀刻上述绝缘层而露出的上述半导体衬底的表面开始生成单晶体层。 | ||
地址 | 日本东京 |