用以感测动态随机存取记忆体内之电压的系统及其应用

摘要

一种用以感测动态随机存取记忆体(Dynamic Random Access Memory；DRAM)内之电压的系统及其应用，特别是应用在低电压逻辑制程(Logic Process)的内嵌式(Embedded)动态随机存取记忆体中，用以在低电压运作时准确区分记忆胞中所储存之电压。藉配置适当的电晶体与内嵌式DRAM中的记忆胞网路电性连接，以及将参考电压预充至运作电压范围之最高电压值，当读取记忆胞网路中的任一记忆胞时，同时启动对应的电晶体，将参考电压降低，藉以使得当记忆胞储存“0”的数位讯号时，参考电压比记忆胞电压高，当记忆胞储存“1”的数位讯号时，参考电压比记忆胞电压低，可使读取储存于内嵌式DRAM中的资料时，不容易受到泄漏电流的影响，解决低电压逻辑制程的内嵌式DRAM于读取资料时常出现错乱的问题，进而提升读取资料的准确度。

主权项

1.一种用以感测动态随机存取记忆体内之电压的系统,系应用于一低电压逻辑制程之一内嵌式动态随机存取记忆体中,以连接一记忆胞网路,其中该记忆胞网路是由复数个记忆胞、复数条字元线和复数条位元线所构成,而该些记忆胞是由复数个电晶体和复数个电容器构成。该系统至少包括:一降压电路,其中该降压电路是由一第一电晶体、一第二电晶体、一第一致能线和一第二致能线构成,该第一电晶体的一第一闸极与该第一致能线电性连接,该第一电晶体的一第一源极和一第一汲极其中之一者与该些位元线中之一第一位元线电性连接,该第二电晶体的一第二闸极与该第二致能线电性连接,该第二电晶体的一第二源极和一第二汲极其中之一者与该些位元线中之一第二位元线电性连接,另一者则与该第一电晶体的该第一源极和该第一汲极其中之另一者电性连接;一预充电电路,与该些位元线中之该第一位元线和该第二位元线电性连接,用以对该第一位元线和该第二位元线预充电至一电压准位;以及一增益电路,与该些位元线中之该第一位元线和该第二位元线电性连接,用以放大该第一位元线和该第二位元线之间的一电压差値。2.如申请专利范围第1项所述之系统,其中上述之第一电晶体为一P型金氧半导电晶体。3.如申请专利范围第1项所述之系统,其中上述之第二电晶体为一P型金氧半导电晶体。4.一种用以感测动态随机存取记忆体内之电压的一系统之应用方法,至少包括:提供一记忆胞网路,其中该记忆胞网路是由复数个记忆胞、复数条字元线和复数条位元线所构成,且该些记忆胞和该些位元线系于一运作电压范围内运作;提供一降压电路,其中该降压电路是由一第一电晶体、一第二电晶体、一第一致能线和一第二致能线,以及该些位元线之一第一位元线和一第二位元线构成;提供一预充电电路,该预充电电路与该第一位元线和该第二位元线电性连接;提供一增益电路,该增益电路与该第一位元线和该第二位元线电性连接;该预充电电路对该第一位元线和该第二位元线充电,使该第一位元线和该第二位元线具有一第一电压;以该些记忆胞之一第一记忆胞和该第二电晶体为一第一组合,其中该第一记忆胞具有一第一电容器和跟该些字元线之一第一字元线及该第一位元线电性连接的一第三电晶体,且该第一记忆胞具有一第一记忆胞电压,该第二电晶体系与该第二致能线和该第二位元线电性连接;以该些记忆胞之一第二记忆胞和该第一电晶体为一第二组合,其中该第二记忆胞具有一第二电容器和跟该些字元线之一第二字元线及该第二位元线电性连接的一第四电晶体,且该第二记忆胞具有一第二记忆胞电压,该第一电晶体系与该第一致能线和该第一位元线电性连接;当对该第一组合进行一第一读取动作时,该第一字元线和该第二致能线同时被施压,使该第三电晶体和该第二电晶体启动,该第一记忆胞之该第一记忆胞电压便和该第一位元线的该第一电压达到一第一平衡状态且为一第三电压,该第二位元线的该第一电压则下降至一第二电压;当对该第二组合进行一第二读取动作时,该第二字元线和该第一致能线同时被施压,使该第四电晶体和该第一电晶体启动,该第二记忆胞之该第二记忆胞电压便和该第二位元线的该第一电压达到一第二平衡状态且为该第三电压,该第一位元线的该第一电压则下降至该第二电压;以及该增益电路对该第二电压和该第三电压进行一放大动作,以得到一第四电压和一第五电压。5.如申请专利范围第4项所述之应用方法,其中上述之第一电晶体为一P型金氧半导电晶体。6.如申请专利范围第4项所述之应用方法,其中上述之第二电晶体为一P型金氧半导电晶体。7.如申请专利范围第4项所述之应用方法,其中上述之第三电晶体为一P型金氧半导电晶体。8.如申请专利范围第4项所述之应用方法,其中上述之第四电晶体为一P型金氧半导电晶体。9.如申请专利范围第4项所述之应用方法,其中于该放大动作后更包括提供一选择电路,用以选择该第四电压和该第五电压其中之一者作为一输出。10.如申请专利范围第4项所述之应用方法,其中上述之第一电压为该运作电压范围内之一最高电压値。11.如申请专利范围第4项所述之应用方法,其中上述之第一记忆胞电压等于该第一电压。12.如申请专利范围第4项所述之应用方法,其中上述之第二记忆胞电压等于该第一电压。13.如申请专利范围第4项所述之应用方法,其中上述之第一记忆胞电压为该运作电压范围之一半的一第六电压値。14.如申请专利范围第4项所述之应用方法,其中上述之第二记忆胞电压为该运作电压范围之一半的一第六电压値。15.如申请专利范围第4项所述之应用方法,其中上述之第一平衡状态为该第一记忆胞电压等于该第一电压。16.如申请专利范围第4项所述之应用方法,其中上述之第二平衡状态为该第二记忆胞电压等于该第一电压。17.如申请专利范围第4项所述之应用方法,其中上述之第三电压比该第二电压低。18.如申请专利范围第4项所述之应用方法,其中上述之第三电压比该第二电压高。图式简单说明:第1图系绘示为习知一种动态随机存取记忆胞的示意图。第2图系绘示为对习知内嵌式DRAM的记忆胞进行读取时之电压对时间的关系图。第3图系绘示为习知内嵌式DRAM于运作时记忆胞中电压对时间的关系图。第4图系绘示为本发明之一实施例的内嵌式DRAM记忆胞的配置示意图。第5图系绘示为本发明之一实施例的感测放大器的电路示意图。第6图系绘示为对根据第4图的记忆胞进行读取时之电压对时间的关系图。第7图系绘示为对根据第4图的记忆胞进行读取时之电压对时间的关系图。第8图系绘示为本发明之一实施例的内嵌式DRAM细胞网路和感测放大器连接的示意图。第9图系绘示为根据第6图和第7图而得到之内嵌式DRAM于运作时记忆胞中电压对时间的关系图。