| 主权项 |
1.一种电源去耦合电路之设计方法,用于印刷电路板上由半导体积体电路之电源端延伸至电源层或主电源线的电源绕线之绕线型式,用于由某一电源层与主电源线提供直流电流之印刷电路板,以及于印刷电路板上用以设计一个位于电源端与接地层或接地绕线之间的电源去耦合电容,包含的步骤有:事先设定:一电荷量,其回应半导体积体电路之操作而由直流电源流至该电源端;该直流电之直流电压与该电源端之端电压;在电源去耦合电路中的一容许电压改变;以及一个伴随于半导体积体电路操作的高频成分之电流减少率;将该电荷量除以端电压以求得该半导体积体电路之负载电容;将该直流电压乘以负载电容并且将乘积除以容许电压改变;使用该除法运算之结果以设计电源去耦合电容;将电流减少率乘以电源去耦合电容之阻抗;并且使用由乘法运算之结果所得之电源去耦合电感以设计印刷电路板绕线形式。2.如申请专利范围第1项之电源去耦合电路的设计方法,其中该负载电容为施加于该半导体积体电路输出端的外部负载电容与组成该半导体积体电路之每个闸电路的内部负载电容的总和。3.如申请专利范围第2项之电源去耦合电路的设计方法,其中该负载电容为外部负载电容与内部负载电容总和的最大値,于该半导体积体电路之多个操作时序中,对其进行充电。4.如申请专利范围第2项之电源去耦合电路的设计方法,其中该负载电容为外部负载电容与内部负载电容总和的平均値,于该半导体积体电路之多个操作时序中,对其进行充电。5.如申请专利范围第1项之电源去耦合电路的设计方法,其中,当欲设计之标的频带的下限频率设成等于或低于该电源去耦合电容的自共振频率时,使用该电源去耦合电容之阻抗的电容性阻抗以决定该电源去耦合电感。6.如申请专利范围第1项之电源去耦合电路的设计方法,其中,当欲设计之标的频带的下限频率设成等于或高于该电源去耦合电容的自共振频率时,使用该电源去耦合电容之阻抗的电感性阻抗以决定该电源去耦合电感。7.如申请专利范围第1项之电源去耦合电路的设计方法,其中藉由该电源去耦合电容之电感成分与连接该电源去耦合电容用之连接垫片之电感的总和之阻抗値,以决定该电源去耦合电感。8.如申请专利范围第1项之电源去耦合电路的设计方法,其中藉由得自印刷电路板绕线型式之导体厚度,绕线宽度,与该介电质厚度与该介电质相对磁导系数的电感値,以决定该印刷电路板绕线型式之绕线长度。图式简单说明:图1为一个方块图说明根据本发明的一个实施例之电源去耦合电路之设计支缓系统的范例安排情形;图2为一个特定图式显示LSI绕线区之范例;图3为一个图式显示去耦合电容之等效电路模型;图4A与4B为印刷电路板之横切面图;图5为一个程序图显示图1之去耦合电容搜寻方法之进行程序;图6为一个程序图显示图1之电源绕线决定方法之进行程序;图7为一个程序图显示图1之LSI资料库准备方法之进行程序;图8为一个特定图式显示电源去耦合电路与LSI;图9A与9B为图形用以说明图8中电源绕线与去耦合电容之阻抗的频率特性;图10为局部放大图显示图8之电源绕线的布局范例;图11A与11B为局部放大图显示图8之电源绕线的另一个布局范例;并且图12为一个图式用以说明图7中LSI资料库准备方法的另一个范例。 |
