| 主权项 |
1.一种半导体装置,其特征包含:高电阻的第一导电型基极层;第二导电型基极层,选择性地形成于此第一导电型基极层的表面;第一导电型射极层,选择性地形成于此第二导电型基极层的表面;闸电极,在被此第一导电型射极层与该第一导电型基极层夹住的该第二导电型基极层上,中介闸极绝缘膜而配设;以及第二导电型集极层,在该第一导电型基极层背面中介高杂质浓度的第一导电型缓冲层而配设,并且令由该第一导电型缓冲层与相对侧的该第二导电型集极层表面测定的该第一导电型缓冲层中的第一导电型杂质的尖峰浓度位置为d1,在比该第一导电型缓冲层的该d1还深的区域中,在令以(利用SR分析的该第一导电型缓冲层中的活化的第一导电型杂质的浓度)/(利用SIMS分析的该第一导电型缓冲层中的第一导电型杂质的浓度)定义的活化率为预定値以下的最初深度为d2的情形,满足d2/d1>1.5。2.如申请专利范围第1项所述之半导体装置,其中该预定値为0.3以下。3.如申请专利范围第1项或第2项所述之半导体装置,其中该第一导电型基极层、该第二导电型基极层、该第一导电型射极层、该第一导电型缓冲层以及该第二导电型集极层系形成于镜面研磨晶圆。图式简单说明:图1(a)-(d)系显示与本发明的一实施形态有关的PT-IGBT的制造方法之制程剖面图。图2系用以说明SR分析的图。图3系显示利用SR分析以及SIMS分析调查PT-IGBT的n-型基极层、n+型缓冲层以及p+型集极层中的杂质的分布之结果图。图4系显示d2/d1与遗漏电流的关系图。图5系显示n+型缓冲层的n型杂质的活化率的深度依存性图。图6系显示习知的PT-IGBT的剖面图。图7系用以说明习知的PT-IGBT的遗漏电流的机构图。 |
