| 主权项 |
1.一种排程器,包含:一供需要排程之资料使用的记忆体,一根据第一优先化方案来识别序列输入项间相对优先化条件之阵列,以及一根据第二优先化方案来识别序列输入项间相对优先化条件之优先化暂存器阵列,以及复数个侦测器耦合至该阵列及优先化暂存器阵列。2.如申请专利范围第1项之排程器,其中该阵列为一二维阵列。3.如申请专利范围第1项之排程器,其中该优先化暂存器阵列包含复数个遮罩暂存器,该等遮罩暂存器的每一与第二优先化方案内每一优先状态关联。4.如申请专利范围第3项之排程器,其中遮罩暂存器内之输入项用来与侦测器互相通讯,以及阵列内之输入项的相对应行互相通讯。5.如申请专利范围第3项之排程器,进一步包含依据该等复数个遮罩暂存器内容来有选择的启动其中一遮罩暂存器的控制逻辑。6.如申请专利范围第1项之排程器,其中每一侦测器如在输入端侦测到从优先化暂存器阵列传来的旗标,但却侦测不到该阵列的旗标时,会产生有效输出。7.如申请专利范围第1项之排程器,进一步包含:一根据第三优先化方案来识别序列输入项间相对优先化条件之第二优先化暂存器阵列,以及一第二复数个侦测器,其耦合至该阵列及该第二优先化暂存器阵列。8.一种外部异动伫列,包含:复数个序列输入项,用以储存待决要求的相关资料,一优先化矩阵,包含:一识别序列输入项间之资料之相对时龄的时龄阵列,及一优先化暂存器阵列,其具有供复数个要求类型使用的遮罩暂存器,每一遮罩暂存器都具有相对应于各别序列输入项之旗标位置,该旗标位置用来与阵列内相对应之序列互相通讯。9.如申请专利范围第8项之异动伫列,其中该优先化矩阵进一步包含一与相对应之序列输入项关联的旗标侦测器,每一旗标侦测器用来与该时龄阵列内之序列的栏互相通讯。10.如申请专利范围第9项之异动伫列,其中该优先化暂存器阵列之旗标位置应用在时龄阵列,以防止该旗标侦测器侦测时龄阵列内之旗标,但设定于该优先化暂存器阵列内相对应之旗标位置的旗标除外。11.如申请专利范围第9项之异动伫列,其中每一旗标侦测器用来与该优先化暂存器阵列内相对应之旗标位置互相通讯。12.如申请专利范围第8项之异动伫列,每次只能用某一遮罩暂存器,而根据按要求类型定义之预定优先化方案,此一遮罩暂存器会成为最高非空暂存器。13.如申请专利范围第8项之异动伫列,进一步包含一第二优先化暂存器阵列,具有复数个暂存器与异动伫列所要处理之驱逐要求与资料填充要求关联;每一暂存器含有旗标位置相对应于各别序列输入项,该等旗标位置耦合至阵列内相对应之输入项。14.一种外部异动伫列,包含:复数个序列输入项用来储存待决要求的相关资料,一优先化矩阵,包含:一识别序列输入项内之资料之相对时龄的时龄阵列,及一优先化暂存器阵列,其具有供异动伫列所要处理之资料填充要求与驱逐要求使用的遮罩暂存器,每一遮罩暂存器都具有相对应于各别序列输入项之旗标位置,旗标位置用来与阵列内相对应之序列互相通讯。15.如申请专利范围第14项之异动伫列,其中该优先化矩阵进一步包含一与相对应之序列输入项关联的旗标侦测器,每一旗标侦测器用来与该时龄阵列内之序列之栏互相通讯。16.如申请专利范围第15项之异动伫列,进一步包含一耦合至该等旗标侦测器之控制器,当驱逐要求之遮罩暂存器使用在阵列时,控制器通知核心一资料驱逐要求,以响应旗标侦测器之输出。17.如申请专利范围第15项之异动伫列,其中该优先化暂存器阵列之旗标位置应用在时龄阵列,以防止该旗标侦测器侦测时龄阵列内之旗标,但设定于该优先化暂存器阵列内相对应之旗标位置的旗标除外。18.如申请专利范围第15项之异动伫列,其中每一旗标侦测器用来与该优先化暂存器阵列内相对应之旗标位置互相通讯。19.如申请专利范围第14项之异动伫列,其中在每次只启用某一遮罩暂存器,而根据按要求类型定义之预定优先化方案,此一遮罩暂存器会成为最高非空暂存器。20.一种供处理核心读取要求、预取要求及写入要求之代理使用的排程方法,包含:假如代理具有待决之核心读取要求,则排程最早之核心读取要求;否则,假如代理具有待决之预取要求,则排程最早之预取要求;否则,假如代理具有待决之写入要求,则排程最早之写入要求。21.如申请专利范围第20项之方法,进一步包含,在第一排程步骤前:对暂存器实施旗标侦测,以识别代理是否存有非告示性之核心读取要求,以及除非该旗标仅被识别为奉行上述实施步骤,否则确定核心有无待决之核心读取要求。22.如申请专利范围第20项之方法,进一步包含,在第一排程步骤前:对暂存器实施旗标侦测,以识别代理是否存有非告示性之预取要求,以及除非该旗标仅被识别为奉行上述实施步骤,否则确定核心有无待决之预取要求。23.如申请专利范围第20项之方法,进一步包含,在第一排程步骤前:对暂存器实施旗标侦测,以识别代理是否存有非告示性之写入要求,以及除非该旗标仅被识别为奉行上述实施步骤,否则确定核心有无待决之写入要求。图式简单说明:图1为一适合本发明具体实施例之多重代理计算机系统方块图。图2为根据本发明的具体实施例,说明一处理器之具体实施例。图3为一根据本发明的具体实施例之外部异动伫列方块图。图4为一根据本发明的具体实施例之优先化矩阵方块图。图5为一根据本发明的具体实施例之异动伫列处理方法流程图。图6为一根据本发明的另一种具体实施例之优先化阵列方块图。图7为一根据本发明的具体实施例之方块图,此方块图说明优先化矩阵阵列之某一列,与相联旗标侦测器之间的通讯。 |
