| 摘要 |
<p>Es wird eine Multiplexerzelle (1) zum Umwandeln eines Eingangssignals (D0, D1) mit einer Dateneingangsrate (fD) in ein Ausgangssignal (E) mit einer Datenausgangsrate (fE), die insbesondere doppelt so groß wie die Dateneingangsrate ist, vorgeschlagen. Hierzu weist die erfindungsgemäße Multiplexerzelle (1) einen Takteingangsanschluss (6) zum Zuführen eines Taktsignals (C0), dessen Frequenz gleich der Dateneingangsrate (fD) ist; einen ersten und einen zweiten Dateneingangsanschluss (2, 4) zum Zuführen eines ersten bzw. zweiten Eingangssignals (D0, D1) mit der Dateneingangsrate (fD); einen Datenausgangsanschluss (8) zum Ausgeben des Ausgangssignals (E) mit der Datenausgangsrate (fE); eine erste und eine zweite Master-Slave-Registerschaltung (22, 24), deren Eingänge mit dem ersten bzw. zweiten Dateneingangsanschluss (2, 4) und deren Takteingänge mit dem Takteingangsanschluss (6) verbunden sind, zum flankengesteuerten Ausgeben des ersten bzw. zweiten Eingangssignals (D0, D1); einer Verzögerungsschaltung (18), deren Eingang mit dem Ausgang der zweiten Master-Slave-Registerschaltung (24) und deren Takteingang mit dem Takteingangsanschluss (6) verbunden ist, zum verzögerten Ausgeben des zweiten Eingangssignals (D1), wobei die Verzögerung eine halbe Taktperiode des Taktsignals (C0) beträgt; und eine XOR-Gatterschaltung (20), deren erster Eingang mit dem Ausgang der ersten Master-Slave-Registerschaltung (22), deren zweiter Eingang mit dem Ausgang der Verzögerungsschaltung (18) und deren Ausgang mit dem Datenausgangsanschluss (8) verbunden ist, auf.</p> |
