| 发明名称 | 半导体放电管半导体芯片 | ||
| 摘要 | 本发明涉及一种半导体放电管半导体芯片，包括第一导电型长基区中间层，其掺杂为高斯分布，其特征在于：第一导电型长基区中间层两外侧面上各有三层金属化层，金属化层边缘有钝化层，第一导电型长基区中间层两侧各有第二导电型短基区，其掺杂为高斯分布，第二导电型短基区内有掺杂为余误差分布的第二导电型层，第二导电型短基区内有第一导电型发射区，其掺杂为高斯分布，第一导电型发射区内有掺杂为余误差分布的第一导电型层，第一导电型发射区内有若干短路点连接第二导电型短基区与第一导电型长基区中间层外侧面的金属化层，第二导电型短基区外侧有环槽，本发明的优点是半导体放电芯片有大范围的耐压耐流，响应时间快，开通延迟时间短。 | ||
| 申请公布号 | CN1409405A | 申请公布日期 | 2003.04.09 |
| 申请号 | CN01126802.6 | 申请日期 | 2001.09.18 |
| 申请人 | 吴平靖 | 发明人 | 吴平靖 |
| 分类号 | H01L29/00;H01L23/60 | 主分类号 | H01L29/00 |
| 代理机构 | 上海世贸专利代理有限责任公司 | 代理人 | 叶克英 |
| 主权项 | 1、半导体放电管半导体芯片，包括第一导电型长基区中间层，第一导电型长基区中间层掺杂为高斯分布，其特征在于：第一导电型长基区中间层两外侧面上各有三层金属化层，金属化层边缘有钝化层，第一导电型长基区中间层两侧各有第二导电型短基区，第二导电型短基区掺杂为高斯分布，第二导电型短基区内有一掺杂为余误差分布的第二导电型层，第二导电型短基区内有第一导电型发射区，第一导电型发射区掺杂为高斯分布，第一导电型发射区内有一掺杂为余误差分布的第一导电型层，第一导电型发射区内有若干短路点连接第二导电型短基区与第一导电型长基区中间层外侧面的金属化层，第二导电型短基区外侧有环槽， | ||
| 地址 | 200233上海市冠生园403弄10号102室 | ||