首页 产品 黄页 商标 征信
会员服务 注册 登录 
全部
 |
企业名
 |
法人/股东/高管
 |
品牌/产品
 |
地址
 |
经营范围
发明名称 Method of manufacturing semiconductor device having multilayer wiring structure, with improved version of step of forming interlayer dielectric layer
摘要
申请公布号 EP0726599(B1) 申请公布日期 2003.04.09
申请号 EP19960100417 申请日期 1996.01.12
申请人 KABUSHIKI KAISHA TOSHIBA 发明人 YAMASHITA, ATSUKO
分类号 H01L21/316;H01L21/768;H01L23/522;(IPC1-7):H01L21/768;H01L21/312 主分类号 H01L21/316
代理机构 代理人
主权项
地址
您可能感兴趣的专利
©  2024 传众  czvv.com