| 发明名称 | 仿真铁电内存极化松驰现象的电路结构 | ||
| 摘要 | 一种仿真铁电内存极化松弛现象的电路结构，由下述的器件所构成。一MOS晶体管的栅极耦接到字线，而源极耦接到位线；一铁电电容的一端耦接到MOS晶体管的漏极，而另一端耦接到电极线；一电容的一端连接到MOS晶体管的漏极；一松弛电压源的一端耦接至电容的另一端，而松弛电压源的另一端接地。上述电容的电容值选择远小于位线的电容值，松弛电压源的输出电压为对数时间相关。 | ||
| 申请公布号 | CN1409322A | 申请公布日期 | 2003.04.09 |
| 申请号 | CN01142273.4 | 申请日期 | 2001.09.25 |
| 申请人 | 旺宏电子股份有限公司 | 发明人 | 蔡庆威;汪大晖;李学仪 |
| 分类号 | G11C11/22;H01L27/00 | 主分类号 | G11C11/22 |
| 代理机构 | 北京集佳专利商标事务所 | 代理人 | 王学强 |
| 主权项 | 1.一种仿真铁电内存极化松弛现象的电路结构，其特征在于：包括：一MOS晶体管，其栅极耦接到一字线，其源极耦接到一位线；一铁电电容，一端耦接到MOS晶体管的漏极，而另一端耦接到一电极线；一电容，一端连接到MOS晶体管的漏极；一松弛电压源，其一端耦接至该电容的另一端，而该松弛电压源的另一端接地。 | ||
| 地址 | 台湾省新竹科学工业园区力行路16号 | ||