主权项 |
1、一种多相位差分数字匹配滤波器的实现方法,设接收信号的输入序列为{...xN......x0},该匹配滤波器的系数序列为{bN-q-1,bN-q-2,......bi,......,b1,b0,},该输入序列的物理意义为:对接收信号进行抽样量化而得到的二进制比特序列,该系数序列的物理意义为:表示该匹配滤波器的各个抽头上所乘的固定的系数,其通常为1比特的二进制序列;其中:q相位表示多相位,q为整数;N表示传统方法的匹配滤波器的级数或抽头个数,N为整数;其特征在于:该实现方法至少包括如下步骤:(1)上述输入序列在时钟信号驱动下,从x0开始,依序送入锁存器,以保证量化比特之间的同步;(2)经过锁存器后的输入序列的各个信号,通过数据总线同时送入所有特定系数乘法器的一个输入端;(3)在上述各个乘法器的另一输入端分别送入该匹配滤波器对应的各个特定系数,即bN+q-1送入第一级乘法器(321)的一个输入端,bN+q-2送入第二级乘法器(322)的一个输入端,依次类推,直至b0送入最末级乘法器(326)的一个输入端;(4)经过上述各个乘法器的乘法运算,将所得的结果同时分别对应地送到各个加法器的一个输入端,即次末级乘法器输出的运算结果y1送入第一级加法器(331)的一个输入端,倒数第三级乘法器输出的运算结果y2送到第二级加法器(332)的一个输入端,依次类推,直至第一级乘法器输出的运算结果yN+q-1送到次末级加法器(335)的一个输入端;(5)上述各个加法器的另一输入端分别送入与其相邻的同一级延时单元中暂存的数值,即从第一级延时单元(341)输出的暂存数值z1送入第一级加法器(331)的另一输入端,从第二级延时单元(342)输出的暂存数值z2送到第二级加法器(332)的另一输入端,依次类推,直至从次末级延时单元(345)输出的暂存数值zN+q-1送到次末级加法器(335)的另一输入端;而位于最末级的乘法器(326)输出的运算结果y0则直接送入第一级延时单元(341);上述各个延时单元都是延时一个时钟周期即将信号输出;(6)经过上述各个加法器的加法运算,将所得的结果依次输出送入与该加法器相邻的下一级延时单元,即第一级加法器(331)的输出送入第二级延时单元(342),第二级加法器(332)的输出送入第三级延时单元(343),依次类推,直至次末级加法器(335)的输出送入最末级延时单元(346);(7)而位于最末级的延时单元(346)输出的暂存数值V(n)送入其前端的最末级加法器(336),以便与差分反馈单元的输出U(n)进行相加处理;该差分反馈单元是由q个延时单元组成的,即该匹配滤波器的输出R(n)经过q个互相串接的延时单元(347)得到的输出值U(n)与V(n)在最末级加法器(336)相加后的输出,即为该匹配滤波器的最后输出结果。 |