| 主权项 |
1.一种铁电记忆装置,包括:复数组活性区域,各活性区域含有两记忆体单元;以及复数对依平行方式配置之一字元线及一电镀线,其中该字元线及该电镀线系透过一绝缘层隔离,其中耦合于一既定之单一单元之该字元线及电镀线系重叠,且其中各组活性区域系分别地耦合于两对之该字元及电镀线,以及包含于该组中之各活性区域之各记忆体单元系分别地耦合于各该两对之该字元及电镀线。2.如申请专利范围第1项之铁电记忆装置,其中也包括复数依互为平行且垂直于各导线的方式配置的位元线,其中各耦合于一对导线上的活性区域是耦合于一奇位元线上,各耦合于另一对导线上的活性区域是耦合于一偶位元线上。3.如申请专利范围第2项之铁电记忆装置,其中各记忆体单元包含:一位元线;一沈积于位元线上的绝缘层;以及一形成于绝缘层上并连接到该电镀线上的底部电极。4.如申请专利范围第2项之铁电记忆装置,其中各活性区域含有两记忆体单元,各记亿体单元具有一位元线;一沈积于位元线上的绝缘层;一形成于绝缘层上的底部电极;一铁电型介电层;以及一形成于铁电型介电层上并连接到该电镀线上的顶部电极。5.如申请专利范围第3项之铁电记忆装置,其中一组内所含各活性区域是以预定间隔与相邻之活性区域间隔开的。6.如申请专利范围第4项之铁电记忆装置,其中一组内所含各活性区域是以预定间隔与相邻之活性区域间隔开的。7.如申请专利范围第5项之铁电记忆装置,其中一对导线是以预定间隔与另一对导线间隔开的。8.如申请专利范围第6项之铁电记忆装置,其中一对导线是以预定间隔与另一对导线间隔开的。9.如申请专利范围第7项之铁电记忆装置,其中预定间隔是由记忆体大小的最小节距加以决定的。10.如申请专利范围第8项之铁电记忆装置,其中预定间隔是由记忆体大小的最小节距加以决定的。图式简单说明:第1图系用以显示一种习知FeRAM之单元结构的电路图。第2图系用以显示一种用于改良寄生接面电容器之FeRAM单元结构的电路图。第3A图系用以显示以如第1图所示单元结构为基础的一种习知FeRAM单元阵列的电路图。第3B图系用以显示如第3A图所示习知FeRAM单元阵列之设计的图示。第4A图系用以显示以如第2图所示单元结构为基础的一种FeRAM单元阵列的电路图。第4B图系用以显示如第4A图所示根据本发明FeRAM单元阵列的电路图。第5A和5B图系用以显示一种FeRAM的截面图示。 |
