带有自对准单元的MOS栅极器件及其制造方法

摘要

利用一种不需任何严格对准的情况下形成自对准器件单元的方法形成的MOS栅极功率半导体器件。采用侧壁间隔作掩模腐蚀硅中的凹陷，以减少严格对准步骤数。随意选择形成的金属连接多晶硅层与P⁺和N⁺扩散区。在与选择形成的金属的组合中，侧壁间隔防止杂质扩散到寄生的DOMS沟道中，并防止使其引起反向泄漏电流。采用这种方法还可形成端子结构。

主权项

1.一种半导体器件的制备方法，所述方法包括下列步骤：在一个导电型的硅衬底上形成栅绝缘材料层；在所述栅绝缘材料层上淀积多晶硅层；淀积第1叠置绝缘层；构图和腐蚀掉所述第1叠置绝缘层的选择区，以形成露出了所述多晶硅层的下层区域的多个相隔的开口；腐蚀掉所述多晶硅层的下层区域，在其上进一步形成多个相互隔开的开口；把与所述导电型相反的另一种导电型的杂质引入位于所述多晶硅层中的所述进一步开口下面的所述硅衬底表面区，形成第1扩散区；把所述一种导电型的杂质引入所述硅衬底的所述表面区，形成第2扩散区；把所述另一种导电型的杂质引入所述硅衬底的所述表面区，形成第3扩散区；所述第2扩散区的最后深度小于所述第3扩散区的最终深度，所述第1扩散区比所述第3扩散区更深更宽，并有比所述第3扩散区浓度低的浓度；淀积第2叠置绝缘层；腐蚀掉在所述第1叠置绝缘层上的第2叠置绝缘层，从而保留沿所述第1叠置绝缘层中的各所述开口和沿所述多晶硅层的各所述另一开口侧壁形成的垂直侧壁垫的第2叠置绝缘层的残留部分，该部分露出了所述硅衬底的各所述表面区部分；腐蚀所述硅衬底的所述表面区的所述部分中的凹坑，使其腐蚀深度大于所述第2扩散区深度；淀积接触导电层；和构图和腐蚀掉所述接触导电层，至少形成一个源接点，它接触所述第2和第3扩散区和至少一个栅极接点。