一种电容下层储存电极的制作方法

摘要

本发明系提供一种电容下层储存电极的制作方法。一半导体晶片之基底(substrate)表面包含有一绝缘层，以及一导电层(node contact)垂直地设于该绝缘层内，该导电层之上端表面系与该绝缘层之表面约略切齐。该制作方法是先于该基底表面形成一具一凹槽之第一介电层，而该导电层上端系位于该凹槽底侧。然后沿着该第一介电层及该凹槽表面依序形成一掺杂多晶矽(dopedpoly-silicon)层及一非晶矽(amorphous silicon)层。之后进行一平整化(planarization)制程以去除该第一介电层表面之非晶矽层以及多晶矽层至该第一介电层表面。随后进行一半球状颗粒化(hemi-spherical grain)制程，使该凹槽内之非晶矽层表面形成一具有复数个半球状颗粒结构的粗糙表面。最后进行于该非晶矽层表面之复数个半球状颗粒结构中植入掺质(dopants)。

主权项

1.一种电容(capacitor)之下层储存电极(storage node)的制作方法,该下层储存电极系制作于一半导体晶片之基底(substrate)表面,该基底包含有一绝缘层,以及一导电层(node contact)设于该绝缘层之一预定区域内并贯穿该绝缘层,且该导电层之上端表面系与该绝缘层之表面约略切齐,该制作方法包含有下列步骤:于该基底表面形成一第一介电层;于该第一介电层中垂直地形成一凹槽,该导电层上端系位于该凹槽底侧;沿着该第一介电层及该凹槽表面形成一掺杂多晶矽(doped poly-silicon)层;于该掺杂多晶矽层表面形成一非晶矽(amorphoussilicon,-Si)层;进行一平整化(planarization)制程以去除该第一介电层表面之非晶矽层以及掺杂多晶矽层至该第一介电层表面;以及进行一半球状颗粒化(hemi-spherical grain,HSG)制程,使该凹槽内之非晶矽层表面形成一具有复数个半球状颗粒结构的粗糙表面;进行一离子布植制程(ion implantation),于该非晶矽层表面之复数个半球状颗粒结构中植入掺质(dopants)。2.如申请专利范围1之制作方法,其中该第一介电层上之凹槽系以下列步骤形成:于该第一介电层表面形成一光阻层;进行一黄光(lithography)制程,使该光阻层位于该导电层上方之一预定区域形成一开口;进行一乾蚀刻(dry etch)制程,去除位于该光阻层开口下方之第一介电层以形成该凹槽。3.如申请专利范围2之制作方法,其中该绝缘层表面另设有一氮矽层,用来做为该乾蚀刻之终止层(stop layer)。4.如申请专利范围3之制作方法,其中在完成该乾蚀刻制程时,位于该凹槽底部之氮矽层会被完全去除。5.如申请专利范围1之制作方法,其中该平整化制程系为一化学机械研磨(chemical mechanical polishing,CMP)制程。6.如申请专利范围1之制作方法,其中在形成该非晶矽层后,该方法另含有下列步骤:于该非晶矽层表面形成一第二介电层并填满该凹槽;而该平整化制程可为一化学机械研磨(chemicalmechanical polishing,CMP)制程或一回蚀刻(etch back)制程,在完成该平整化制程后,该方法另含有下列步骤:去除该凹槽内之第二介电层。7.如申请专利范围1之制作方法,其中该第一介电层表面上另设有一氮矽层,用来做为平整化制程之终止层。8.如申请专利范围1之制作方法,其中该第一介电层系由矽氧化合物所构成。9.如申请专利范围1之制作方法,其中于完成该离子布植制程后,该方法另含有下列步骤:进行一热处理制程,使该具有复数个半球状颗粒结构之非晶矽层转化成多晶矽,而与该多晶矽层复合构成该下层储存电极。10.一种电容(capacitor)之下层储存电极(storage node)的制作方法,该下层储存电极系制作于一半导体晶片之基底(substrate)表面,该基底包含有一绝缘层,以及一导电层(node contact)设于该绝缘层之一预定区域内并贯穿该绝缘层,且该导电层之上端表面系与该绝缘层之表面约略切齐,该制作方法包含有下列步骤:于该基底表面形成一第一介电层;于该第一介电层中垂直地形成一凹槽,该导电层上端系位于该凹槽底侧;沿着该第一介电层及该凹槽表面形成一掺杂多晶矽(doped poly-Silicon)层;于该掺杂多晶矽层表面形成一非晶矽(amorphoussilicon,-Si)层;于该非晶矽层表面形成一第二介电层,并填满该凹槽;进行一平整化(planarization)制程以去除该第一介电层表面之非晶矽层、第二介电层以及掺杂多晶矽层至该第一介电层表面;以及进行一半球状颗粒化(hemi-spherical grain,HSG)制程,使该凹槽内之非晶矽层表面形成一具有复数个半球状颗粒结构的粗糙表面;进行一离子布植制程(ion implantaion),于该非晶矽层表面之复数个半球状颗粒结构中植入掺质(dopants)。11.如申请专利范围10之制作方法,其中该第一介电层上之凹槽系以下列步骤形成:于该第一介电层表面形成一光阻层;进行一黄光(lithography)制程,使该光阻层位于该导电层上方之一预定区域形成一开口;进行一乾蚀刻(dry etch)制程,去除位于该光阻层开口下方之第一介电层以形成该凹槽。12.如申请专利范围11之制作方法,其中该绝缘层表面另设有一氮矽层,用来做为该乾蚀刻之终止层(stop layer)。13.如申请专利范围12之制作方法,其中在完成该乾蚀刻制程时,位于该凹槽底部之氮矽层会被完全去除。14.如申请专利范围10之制作方法,其中该平整化制程可为一化学机械研磨(chemical mechanical polishing,CMP)制程或一回蚀刻(etch back)制程15.如申请专利范围1之制作方法,其中在完成该平整化制程后,该方法另包含有一去除该凹槽内之第二介电层的步骤。16.如申请专利范围10之制作方法,其中该第一介电层表面上另设有一氮矽层,用来做为平整化制程之终止层。17.如申请专利范围10之制作方法,其中该第一介电层系由矽氧化合物所构成。18.如申请专利范围10之制作方法,其中于完成该离子布植制程后,该方法另含有下列步骤:进行一热处理制程,使该具有复数个半球状颗粒结构之非晶矽层转化成多晶矽,而与该多晶矽层复合构成该下层储存电极。图式简单说明:图一为习知电容之下层储存电极的制程示意图。图二为习知电容下层储存电极发生倾倒的示意图。图三为用来进行本发明电容下层储存电极之制程之半导体晶片的示意图。图四至图十为本发明电容之下层储存电极的制程示意图。