| 主权项 |
1.一种多密度奈米级微孔介电涂覆基板,其包含一个基板、基板上多个凸起线、单一单片(monolithic)奈米级微孔含矽聚合物组合物层于基板上,其中该层包括位于凸起线之间由一种分级密度、高孔隙度、低介电常数、奈米级微孔含矽聚合物组合物所构成的第一区,及位于该线顶端由一种分级密度、低孔隙度、高介电常数、奈米级微孔含矽聚合物组合物所构成的第二区,其中第二区之平均折射率与第一区之平均折射率间的差系在从约0.03至约0.06范围内。2.根据申请专利范围第1项之多密度奈米级微孔介电涂覆基板,其中该第二区之平均折射率与该第一区之平均折射率间的差系在从约0.04至约0.06范围内。3.根据申请专利范围第1项之多密度奈米级微孔介电涂覆基板,其中该第二区之平均介电常数与该第一区之平均介电常数间的差系在从约0.2至约0.4范围内。4.根据申请专利范围第1项之多密度奈米级微孔介电涂覆基板,其中该第二区之平均介电常数与该第一区之平均介电常数间的差系在从约0.3至约0.4范围内。5.根据申请专利范围第1项之多密度奈米级微孔介电涂覆基板,其中该高孔隙度、低介电常数、含矽组合物具有从约1.1至约2.5之介电常数。6.根据申请专利范围第1项之多密度奈米级微孔介电涂覆基板,其中该低孔隙度、高介电常数、含矽组合物具有从约1.3至约2.9之介电常数。7.根据申请专利范围穿1项之多密度奈米级微孔介电涂覆基板,其中该高孔隙度、低介电常数、含矽组合物具有至少低于该低孔隙度、高介电常数、含矽组合物约0.2之介电常数。8.根据申请专利范围第1项之多密度奈米级微孔介电涂覆基板,其中该凸出图案线包含金属、氧化物、氮化物及/或氧氮化物材料。9.根据申请专利范围第1项之多密度奈米级微孔介电涂覆基板,其中该基板包含一种半导体材料。10.根据申请专利范围第1项之多密度奈米级微孔介电涂覆基板,其中该基板包含矽或砷化镓。11.一种含有底板之半导体装置,其中该底板包含一个基板、基板上多个凸起线于、单一单片奈米级微孔含矽聚合物组合物层于基板上,其中该层包括位于凸起线之间由一种分级密度、高孔隙度、低介电常数、奈米级微孔含矽聚合物组合物所构成的第一区,及位于该线顶端上由一种分级密度、低孔隙度、高介电常数、奈米级微孔含矽聚合物组合物所构成的第二区,其中第二区之平均折射率与第一区之平均折射率间的差系在从约0.03至约0.06范围内。12.一种在具有凸起图案线之基板上形成多密度奈米级微孔介电涂层的方法,其包括a)将至少一种烷氧基矽烷与挥发性相当高之溶剂组合物、挥发性相当低之溶剂组合物及视情况选用的水掺合,因此形成一种混合物,并造成烷氧基矽烷部分水解及部分缩合;b)将此混合物涂覆在具有凸起图案线之基板上,使此混合物安置在该线之间及该线上,同时蒸掉至少一部分挥发性相当高的溶剂组合物;c)使此混合物暴露在水蒸汽及硷蒸汽中;并d)蒸掉挥发性相当低的溶剂组合物,因此形成一种单一单片奈米级微孔含矽聚合物组合物层于基板上,该层包括位于凸起线之间由一种分级密度、高孔隙度、低介电常数、奈米级微孔含矽聚合物组合物所构成的第一区,及位于该线顶端上由一种分级密度、低孔隙度、高介电常数、奈米级微孔含矽聚合物组合物所构成的第二区,其中第二区之平均折射率与第一区之平均折射率间的差系从约0.03至约0.06之范围内。13.根据申请专利范围第12项之方法,其中该第二区之平均折射率与该第一区之平均折射率间的差系在从约0.04至约0.06范围内。14.根据申请专利范围第12项之方法,其中该第二区之平均介电常数与该第一区之平均介电常数间的差系在从约0.2至约0.4范围内。15.根据申请专利范围第12项之方法,其中该第二区之平均介电常数与该第一区之平均介电常数间的差系在从约0.3至约0.4范围内。16.根据申请专利范围第12项之方法,其中该高孔隙度、低介电常数、含矽组合物具有从约1.1至约2.5之介电常数。17.根据申请专利范围第12项之方法,其中该低孔隙度、高介电常数、含矽组合物具有从约1.3至约2.9之介电常数。18.根据申请专利范围第12项之方法,其中该高孔隙度、低介电常数、含矽组合物具有至少低于该低孔隙度、高介电常数、含矽组合物约0.2之介电常数。19.根据申请专利范围第12项之方法,其中该凸出图案线包含金属、氧化物、氮化物及/或氧氮化物材料。20.根据申请专利范围第12项之方法,其中该基板包含一种半导体材料。21.根据申请专利范围第12项之方法,其中该基板包含矽或砷化镓。图式简单说明:图1系以图形表示一种具有金属线图案之基板。图2为涂有烷基矽烷组合物之式样化基板在反应前的图示图。图3为经式样化及涂覆之基板在反应后的图示图。 |
