| 主权项 |
1.一种积体半导体记忆体,其特征为:-具有记忆胞(MC,RMC),其分别配置在多个记忆胞阵列(31至36,41至46)中,-各记忆胞阵列(31至36,41至46)分别在相重叠而延伸之平面(1至6)中配置在半导体晶片(10)上,-多个记忆胞(MC)组合成正规单元(B1,B2),-多个记忆胞(RMC)组成成备用单元(RB1,RB2)以分别取代正规单元(B1,B2)之一,-正规单元(B1,B2)及备用单元(RB1,RB2)分别包含多个平面(1至6)之记忆胞阵列之记忆胞。2.如申请专利范围第1项之积体半导体记忆体,其中正规单元(B2)之一及备用单元(RB2)之一分别包含记忆胞阵列(34至36;44至46)之各记忆胞(MC),这些记忆胞分别配置在相同之平面(4至6)中。3.如申请专利范围第1或第2项之积体半导体记忆体,其中-半导体记忆体具有一种备用电路(20)以选取各备用单元(RB2)之一且使待取代之正规单元(B2)去(de-)驱动,-备用电路(20)具有一种记忆单元(21)以储存此种由一备用单元(RB2)所取代之正规单元(B2)之位址。4.如申请专利范围第3项之积体半导体记忆体,其中记忆单元(21)具有雷射熔丝形式之可程式化之元件。5.如申请专利范围第1或第2项之积体半导体记忆体,其中记忆胞(MC,RMC)具有磁阻式储存效应且连接在各记忆胞阵列之多条行线(BL,RBL)之一与多条列线(WL,RWL)之一之间。6.一种积体半导体记忆体之修复方法,此积体半导体记忆体是申请专利范围第1至第5项中任一项所述者,本方法之特征是:-对各别记忆胞阵列之记忆胞(MC)测试其无缺陷性,-确认为有缺陷之记忆胞(MC)由备用记忆胞(RMC)所取代,-至少一个记忆胞(MC1)被确认为有缺陷时相关之正规单元(B2)(其中含有被确认为有缺陷之记忆胞(MC1)由一备用单元(RB2)所取代。7.如申请专利范围第6项之修复方法,其中第一记忆胞阵列(35)之记忆胞(MC1)由记忆胞阵列(45)之一之备用记忆胞(RMC)所取代,此记忆胞阵列(45)配置在此种与第一记忆胞阵列(35)相同之平面(5)中。图式简单说明:第1图 MRAM记忆体之实施例。第2图 MRAM记忆体之实施例,其记忆胞阵列形成堆叠式配置。第3图 备用电路之实施形式。 |
