| 主权项 |
1.一种使对半导体记忆体进行烧入过程所用之方法,其特征为以下各步骤:–提供一种半导体记忆体,其具有电路配置(1),此电路配置(1)之MOS电晶体包括:源极端,汲极端及闸极端;–施加一种参考电位(5)至源极端;–施加一种第二电压(6)至汲极端;–施加一种控制电压(D)至闸极端,其中参考电位(5)不随时间改变且第二电压(6)及∕或控制电压(7)在时间上交替变化。2.一种对半导体记忆体进行烧入过程所用之方法,其特征为以下各步骤:–提供一种半导体记忆体,其电路配置(1)具有一CMOS反相器,CMOS反相器包含反相器第一电源端,反相器第二电源端及反相器输入端,–施加一参考电位(5)至反相器第一电源端,–施加一参考电位(6)至反相器第二电源端,–施加一控制电压(7)至反相器输入端,该参考电位(5)不随时间改变且第二电压(6)及∕或控制电压(7)在时间上交替地变化。3.如申请专利范围第1项之方法,其中该控制电压(7)之电压値是在参考电位(5)及操作电压(8)之间变化。4.如申请专利范围第2项之方法,其中该控制电压(7)之电压値是在参考电位(5)及操作电压(8)之间变化。5.如申请专利范围第1项之方法,其中第二电压(6)具有该操作电压(8)之値。6.如申请专利范围第1项之方法,其中施加至第二电压端(3)上之第二电压(6)在参考电位(5)和操作电压(8)之间交变。7.如申请专利范围第1至6项中任一项之方法,其中第二电压(6)以第一频率(9),该控制电压(7)则以第二频率(10)在参考电位(5)和操作电压(8)之间交变。8.如申请专利范围第7项之方法,其中第一频率(9)等于第二频率(10),此二个电压(6,7)具有之相位差是介于150至210之间。9.如申请专利范围第1至6项中任一项之方法,其中该相位差(11)可改变。图式简单说明:第1图 本发明之电压曲线图。第2图 本发明之另一电压曲线图。第3图 本发明之另一电压曲线图。第4图 一种具有电源电压端之电路配置。第5图 在受到应力之前,P-通道-电晶体之输入特性。第6图 在受到应力之后,P-通道-电晶体之输入特性。第7图 应力作用下此导通电压对时间之变化图。 |
