| 主权项 |
1.一种磁阻记忆体,其包括:一种由配置在许多列及/或许多行中之磁阻记忆胞(3a,b,c,d)所形成之配置;一种用于各行之位元线(4a,b),其是与属于此行之记忆胞(3a,b,c,d)之第一极相连;一种用于各列之字元线(5a,b),其是与属于此列之记忆胞(3a,b,c,d)之第二极相连;一读出电压源(U1),其可藉由切换元件(6a,6b,16)而分别与各字元线之第一端相连;一电压计算器(2),其至少一输入端可经由计算线藉由切换元件(8a,8b,11)而分别与位元线(4a,4b)之第一端相连;第一终端电阻(R1)由计算线(10)分出;其特征为:一阻抗转换器(1),其输入端是与计算线相连且其输出端可藉由切换元件(7a,7b,9a,9b)而分别与位元线(4a,4b)及字元线(5a,5b)之第二端相连。2.如申请专利范围第1项之磁阻记忆体,其中计算线具有一连接线(10)使与位元线(4a,4b)及二条计算路径(11,12)相连,该二条计算路径(11,12)可藉由切换元件(20,21)而分别与该连接线(10)相连;终端电阻(R1,R2)分别由计算路径(11,12)分出;此二条计算路径(11,12)之每一条可藉由切换元件(24,25)而与电压计算器(2)之输入端-及与此输入端并联之电容(C1,C2)相连;此二条计算路径(11,12)之每一条可藉由切换元件(22,23)而与阻抗转换器(1)之输入端-及与此输入端并联之电容(C3)相连。3.如申请专利范围第1或第2项之磁阻记忆体,其中其另外具有:第一写入电流源(I1),其可藉由切换元件(6a,6b,17)而与字元线(5a,5b)之第一端分别相连;第二写入电流源(I2),其可藉由切换元件(8a,8b,18)而与位元线(4a,4b)之第一端分别相连。4.如申请专利范围第1或2项之磁阻记忆体,其中位元线(4a,4b)与计算线(10,11,12)之连接是藉由计算分配器(14)及位元线(4a,4b)之每一条所用之切换元件(8a,8b)来达成。5.如申请专利范围第4项之磁阻记忆体,其中位元线(4a,4b)与第二写入电流源(12)之连接同样藉由计算分配器(14)来达成,其中第二写入电流源(12)及计算线(10,11,12)可藉由切换元件(18,19)而与计算分配器(14)相连。6.如申请专利范围第1或2项之磁阻记忆体,其中阻抗转换器(1)之输出端与位元线,字元线(4a,4b,5a,5b)之连接是藉由缓冲分配器(15)及每一位元线,字元线(4a,4b,5a,5b)用之切换元件(7a,7b,9a,9b)来达成。7.如申请专利范围第1项之磁阻记忆体,其中读出电压源(U1)与字元线(5a,5b)之连接是藉由读出分配器(13)与每条字元线(5a,5b)用之切换元件(6a,6b)来达成。8.如申请专利范围第7项之磁阻记忆体,其中第一写入电流源(I1)与字元线(5a,5b)之连接同样藉由读出分配器(13)来达成,第一写入电流源(I1)与读出电压源(U1)可藉由切换元件(16,17)而与读出分配器(13)相连。9.如申请专利范围第1,2,7或8项之磁阻记忆体,其中各切换元件是电晶体。10.一种磁阻记忆体中记忆胞之读出方法,此种记忆体包括:一种由配置在许多列及/或许多行中之磁阻记忆胞(3a,3b,3c,3d)所形成之配置;一种用于各行之位元线(4a,4b),其是与属于此行之记忆胞(3a,3b,3c,3d)之第一极相连;一种用于各列之字元线(5a,5b),其是与属于此列之记忆胞(3a,3b,3c,3d)之第二极相连,本方法包含以下各步骤:A:施加一读出电压源(U1)至即将读出之记忆胞(3a)之第二极(3a);B:以电压计算器(2)来计算第一终端电阻(R1)上之电压降,其中第一终端电阻(R1)及电压计算器(2)之第一输入端是与即将读出之记忆胞(3a)之第一极相连,其特征为:C:经由第一终端电阻(R1)上之电压降施加至阻抗转换器;(1)之输入端且阻抗转换器(1)之输出端上之电压施加至这些末与即将读出之记忆胞(3a)相连之字元线及位元线(7b,9b)上。11.如申请专利范围第10项之方法,其中阻抗转换器(1)之输出电压等于其输入电压。12.如申请专利范围第10或11项之方法,其中步骤A,B及C同时进行。13.如申请专利范围第10项之方法,其中该计算步骤B具有以下之步骤:B1:与即将读出之记忆胞(3a)相连之位元线(4a)经由计算线(10,11,12)而与电压计算器(2)之第一输入端,第一终端电阻(R1)及阻抗转换器(1)之输入端相连;B2:在电压计算器(2)中决定第一输入端上之电压。14.如申请专利范围第10或13项之方法,其中另又包含以下之步骤:D:使第一终端电阻(R1)上之压降储存在第一和第三电容(其是与电压计算器(2)之第一输入端及阻抗转换器(1)之输入端相连)(C1,C3)中;E:使电压计算器(2)之第一输入端及第一电容(C1)由第一终端电阻(R1)隔开;F:使阻抗转换器之输入端及第三电容由第一终端电阻(R1)隔开;G:使读出电压源(U1)由即将读出之记忆胞(3a)隔开;H:使第一终端电阻(R1)由即将读出之记忆胞(3a)隔开;I:使阻抗转换器(1)之输出端上所存在之电压施加至全部之字元线和位元线(4a,4b,5a,5b)上;J:使第一电流源(I1)施加至此种与即将读出之记忆胞(3a)之第二极相连之字元线上;K:使第二电流源(I1)施加至此种与即将读出之记忆胞(3a)之第一极相连之位元线上;L:使第一电流源(I1)由此种与即将读出之记忆胞之第二极相连之字元线隔开;M:使第二电流源(I2)由此种与即将读出之记忆胞(3a)之第一极相连之位元线隔开;N:使阻抗转换器(1)之输出端上所存在之电压由与即将读出之记忆胞(3a)之第二极隔开;O:使阻抗转换器(1)之输出端上所存在之电压由即将读出之记忆胞(3a)之第一极隔开;P:使与即将读出之记忆胞(3a)相连之位元线经由计算线而与电压计算器之第二输入端,第二终端电阻(R2)及阻抗转换器之输入端相连;Q:使读出电压源(U1)施加至即将读出之记忆胞(3a)之第二极;R:使第二终端电阻(R2)上之压降储存在与第二终端电阻(R2)并联之第二电容(C2)中,其中第二终端电阻(R2)第二电容(C2)及电压计算器(2)之第二输入端是与即将读出之记忆胞(3a)之第一极相连;S:使第一及第二电容(C1,C2)中所储存之电压在电压计算器(2)中比较。15.如申请专利范围第10或13项之方法,其中步骤A,B,C,D同时进行。16.如申请专利范围第14项之方法,其中步骤E,F同时进行。17.如申请专利范围第14项之方法,其中步骤G和H同时进行。18.如申请专利范围第14项之方法,其中步骤J和K同时进行。19.如申请专利范围第14项之方法,其中步骤L和M同时进行。20.如申请专利范围第14项之方法,其中步骤N,O和P同时进行。21.如申请专利范围第14项之方法,其中步骤Q和S同时进行。22.如申请专利范围第14项之方法,其中一阻抗转换器系用来测试磁阻记忆体之即将读出之记忆胞之读出电压,且用来施加该已缓冲之信号至此磁阻记忆体之字元线及位元线。图式简单说明:第1图 本发明之磁阻记忆体在第一读出过程中之实施形式。第2图 本发明之磁阻记忆体在切换研究期间相同之实施形式。第3图 本发明之磁阻记忆体在第二读出过程中之实施形式。 |
