| 主权项 |
1.一种电荷压昇电路,包括:一输入端点,用以接受一输入电压;一输出端点,用以输出一输出电压;以及复数个压昇级,串联的连接在该输入端点与该输出端点之间,其中每一压昇级包括一电荷转移电晶体,具有一闸极端、一第一端、一第二端、及一本体端,该本体端为浮接的;一第一电容器,连接在该电荷转移电晶体之闸极端与具有互补状态的第一及第二时脉信号中的对应的一个之间;一第二电容器,连接在该电荷转移电晶体之第二端与该对应的时脉信号之间;以及一装置,用以在该电荷转移电晶体之闸极端与第二端之间提供一电流途径,用以让一电流由该电荷转移电晶体之第二端流至其闸极端。2.如申请专利范围第1项所述之电荷压昇电路,更包括一PMOS电晶体,连接在一电源供应端点与该输入端点之间,以及依据一控制信号导通∕关闭。3.如申请专利范围第2项所述之电荷压昇电路,其中该些压昇级之奇数编号者之运作系依据该第一及第二时脉信号之一,以及该些压昇级之偶数编号者之运作系依据其中的另一个。4.如申请专利范围第2项所述之电荷压昇电路,其中用以提供该电流途径之该装置包括一PMOS电晶体,其具有一闸极端及一第一端,共同地连接至该电荷转移电晶体之闸极端,一第二端,连接至该电荷转移电晶体之第二端,及一本体端,该本体端为浮接的。5.一种电荷压昇电路,包括:一输入端点,用以接受一输入电压;一输出端点,用以输出一输出电压;以及复数个压昇级,串联的连接在该输入端点与该输出端点之间,其中每一压昇级包括一电荷转移电晶体,具有一闸极端、一第一端、一第二端、及一本体端,该本体端为浮接的;一第一电容器,连接在该电荷转移电晶体之闸极端与具有互补状态的第一及第二时脉信号中的对应的一个之间;一第二电容器,连接在该电荷转移电晶体之第二端与该对应的时脉信号之间;一第一装置,用以在该电荷转移电晶体之闸极端与第二端之间提供一第一电流途径,用以让一电流由该电荷转移电晶体之第二端流至其闸极端;以及一第二装置,用以在该电荷转移电晶体之闸极端与第二端之间提供一第二电流途径,用以让一电流由该电荷转移电晶体之闸极端流至其第二端。6.如申请专利范围第5项所述之电荷压昇电路,更包括一PMOS电晶体,连接在一电源供应端点与该输入端点之间,以及依据一控制信号导通∕关闭。7.如申请专利范围第6项所述之电荷压昇电路,其中该些压昇级之奇数编号者之运作系依据该第一及第二时脉信号之一,以及该些压昇级之偶数编号者之运作系依据其中的另一个。8.如申请专利范围第5项所述之电荷压昇电路,其中该第一装置包括一第一PMOS电晶体,其具有一闸极端及一第一端,共同地连接至该电荷转移电晶体之闸极端,一第二端,连接至该电荷转移电晶体之第二端,及一本体端,该本体端为浮接的。9.如申请专利范围第8项所述之电荷压昇电路,其中该第二装置包括一第二PMOS电晶体,其具有一闸极端及一第一端,共同地连接至该电荷转移电晶体之第二端,一第二端,连接至该电荷转移电晶体之闸极端,及一本体端,该本体端为浮接的。10.如申请专利范围第5项所述之电荷压昇电路,其中该第一装置包括一第一PMOS电晶体,其具有一闸极端及一第一端,共同地连接至该电荷转移电晶体之闸极端,一第二端,连接至该电荷转移电晶体之第二端,及一本体端,该本体端为浮接的。11.如申请专利范围第10项所述之电荷压昇电路,其中该第二装置包括一第三电容器以及第二及第三PMOS电晶体,其中该第三电容器连接在该第一及第二时脉信号之另一个与该第二及第三PMOS电晶体间之一连接节点之间;该第二PMOS电晶体具有一闸极端及一第一端,共同地连接至该连接节点,一第二端,连接至该电荷转移电晶体之闸极端,及一本体端,该本体端为浮接的;以及该第三PMOS电晶体具有一闸极端及一第一端,共同地连接至该电荷转移电晶体之第二端,一第二端,连接至该连接节点,及一本体端,该本体端为浮接的。12.如申请专利范围第10项所述之电荷压昇电路,其中该第二装置包括一第三电容器以及第二及第三PMOS电晶体,其中该第三电容器连接在该第一及第二时脉信号之另一个与该第二及第三PMOS电晶体间之一连接节点之间;该第二PMOS电晶体具有一闸极端及一第一端,共同地连接至该连接节点,一第二端,连接至该电荷转移电晶体之闸极端,及一本体端,该本体端为浮接的;以及该第三PMOS电晶体具有一闸极端,连接至该电荷转移电晶体之闸极端,一第一端,连接至该连接节点,一第二端,连接至该电荷转移电晶体之第二端,及一本体端,该本体端为浮接的。13.一种电荷压昇电路,包括:一输入端点,用以接受一输入电压;一输出端点,用以输出一输出电压;一第一PMOS电晶体,连接在一电源供应电压端点与该输入端点之间,以及依据一控制信号导通∕关闭;以及复数个压昇级,串联的连接在该输入端点与该输出端点之间,其中该些压昇级之奇数编号者之运作系依据具有互补状态的第一及第二时脉信号中的一个,以及该些压昇级之偶数编号者之运作系依据其中的另一个,其中每一压昇级包括一电荷转移电晶体,具有一闸极端、一第一端、一第二端、及一本体端,该本体端为浮接的;一第一电容器,连接在该电荷转移电晶体之闸极端与该第一及第二时脉信号中的一个之间;一第二电容器,连接在该电荷转移电晶体之第二端与该一个时脉信号之间;以及一第二PMOS电晶体,用以让一电流由该电荷转移电晶体之第二端流至其闸极端,其中该第二PMOS电晶体具有一闸极端及一第一端,共同地连接至该电荷转移电晶体之闸极端,一第二端,连接至该电荷转移电晶体之第二端,及一本体端,该本体端为浮接的。14.一种电荷压昇电路,包括:一输入端点,用以接受一输入电压;一输出端点,用以输出一输出电压;一第一PMOS电晶体,连接在一电源供应电压端点与该输入端点之间,以及依据一控制信号导通∕关闭;以及复数个压昇级,串联的连接在该输入端点与该输出端点之间,其中该些压昇级之奇数编号者之运作系依据具有互补状态的第一及第二时脉信号中的一个,以及该些压昇级之偶数编号者之运作系依据其中的另一个,其中每一压昇级包括一电荷转移电晶体,具有一闸极端、一第一端、一第二端、及一本体端,该本体端为浮接的;一第一电容器,连接在该电荷转移电晶体之闸极端与该第一及第二时脉信号中的一个之间;一第二电容器,连接在该电荷转移电晶体之第二端与该一个时脉信号之间;以及一第二PMOS电晶体,用以让一电流由该电荷转移电晶体之第二端流至其闸极端,其中该第二PMOS电晶体具有一闸极端及一第一端,共同地连接至该电荷转移电晶体之闸极端,一第二端,连接至该电荷转移电晶体之第二端,及一本体端,该本体端为浮接的;以及一第三PMOS电晶体,用以让一电流由该电荷转移电晶体之闸极端流至其第二端,其中该第三PMOS电晶体具有一闸极端及一第一端,共同地连接至该电荷转移电晶体之第二端,一第二端,连接至该电荷转移电晶体之闸极端,及一本体端,该本体端为浮接的。15.一种电荷压昇电路,包括:一输入端点,用以接受一输入电压;一输出端点,用以输出一输出电压;一第一PMOS电晶体,连接在一电源供应电压端点与该输入端点之间,以及依据一控制信号导通∕关闭;以及复数个压昇级,串联的连接在该输入端点与该输出端点之间,其中每一压昇级包括一电荷转移电晶体,具有一闸极端、一第一端、一第二端、及一本体端,该本体端为浮接的;一第一电容器,连接在该电荷转移电晶体之闸极端与具有互补状态的第一及第二时脉信号中的一个之间;一第二电容器,连接在该电荷转移电晶体之第二端与该一个时脉信号之间;一第二PMOS电晶体,用以让一电流由该电荷转移电晶体之第二端流至其闸极端,其中该第二PMOS电晶体具有一闸极端及一第一端,共同地连接至该电荷转移电晶体之闸极端,一第二端,连接至该电荷转移电晶体之第二端,及一本体端,该本体端为浮接的;以及一第三电容器,一第三PMOS电晶体,及一第四PMOS电晶体,连接在该电荷转移电晶体之闸极端之间,用以让一电流由该电荷转移电晶体之闸极端流至其第二端,根据该第一及第二时脉信号,其中该第三电容器连接在该该第一及第二时脉信号之另一个与该第二及第三PMOS电晶体间之一连接节点之间;该第三PMOS电晶体具有一闸极端及一第一端,共同地连接至该连接节点,一第二端,连接至该电荷转移电晶体之闸极端,及一本体端,该本体端为浮接的;以及该第四PMOS电晶体具有一闸极端及一第一端,共同地连接至该电荷转移电晶体之第二端,一第二端,连接至该连接节点,及一本体端,该本体端为浮接的。16.一种电荷压昇电路,包括:一输入端点,用以接受一输入电压;一输出端点,用以输出一输出电压;一第一PMOS电晶体,连接在一电源供应电压端点与该输入端点之间,以及依据一控制信号导通∕关闭;以及复数个压昇级,串联的连接在该输入端点与该输出端点之间,其中每一压昇级包括一电荷转移电晶体,具有一闸极端、一第一端、一第二端、及一本体端,该本体端为浮接的;一第一电容器,连接在该电荷转移电晶体之闸极端与具有互补状态的第一及第二时脉信号中的一个之间;一第二电容器,连接在该电荷转移电晶体之第二端与该一个时脉信号之间;一第二PMOS电晶体,用以让一电流由该电荷转移电晶体之第二端流至其闸极端,其中该第二PMOS电晶体具有一闸极端及一第一端,共同地连接至该电荷转移电晶体之闸极端,一第二端,连接至该电荷转移电晶体之第二端,及一本体端,该本体端为浮接的;以及一第三电容器,一第三PMOS电晶体,及一第四PMOS电晶体,连接在该电荷转移电晶体之闸极端之间,用以让一电流由该电荷转移电晶体之闸极端流至其第二端,根据该第一及第二时脉信号,其中该第三电容器连接在该该第一及第二时脉信号之另一个与该第二及第三PMOS电晶体间之一连接节点之间;该第二PMOS电晶体具有一闸极端及一第一端,共同地连接至该连接节点,一第二端,连接至该电荷转移电晶体之闸极端,及一本体端,该本体端为浮接的;以及该第三PMOS电晶体具有一闸极端连接至该电荷转移电晶体之闸极端,一第一端,连接至该连接节点,一第二端,连接至该电荷转移电晶体之第二端,及一本体端,该本体端为浮接的。17.一种用以使用在一电荷压昇电路之方法,该电荷压昇电路包括复数个电荷转移电晶体,串联的连接在一输入端点与一输出端点之间,以及具有一第一端,一第二端及一闸极端,该方法包括下列步骤:依据一第一时脉信号,从每一第一电荷转移电晶体之第一端至其第二端造成一预定电压;依据与该第一时脉信号互补之一第二时脉信号,关闭第二电荷转移电晶体;让电流由每一该第一电荷转移电晶体之第二端流至其闸极端;以及让转移至每一该第二电荷转移电晶体之闸极端之该电流流入其第二端。18.如申请专利范围第17项所述之方法,其中该第一及第二电荷转移电晶体系依次地配置。图式简单说明:第1图是绘示依照本发明之高电压产生电路之方块图。第2图是第1图绘示的振荡器方块的较佳实施例;第3图是第1图绘示的驱动器方块的较佳实施例;第4图是第1图绘示的电荷压昇电路的第一实施例;第5图是使用PMOS电晶体来实现第4图的电荷压昇电路的电路图;第6图是第1图绘示的电荷压昇电路的第二实施例;第7图及第8图是使用PMOS电晶体来实现第6图的电路图;第9图是绘示电荷压昇电路的输出电压随着时间变化的图形;以及第10A图及第10B图是绘示依照本发明的电荷压昇电路的压昇能力及效能的模拟的图形。 |
